Oi

Estou agora enfrenta um problema de hardware estranho. Sistema obter iniciado com o seguinte erro:

Erro Fatal Reset
CPU 0000.0000.0000.0003 AFSR 0100.0000.0000.0000 SCE
Afar 0000.07c6.0000.1000
SC Alerta: Host Sistema tem Reset

É acontecer 4 ou 5 vezes e dá o mesmo erro a cada time.I também tentar dar alta carga no servidor e também descobrir o que os processos sejam devidamente comutação entre todos os CPUs.It parece-me um problema de hardware. Então eu corro um sistema de diagnóstico de hardware também, mas didnot encontrar qualquer erro também como resultado POST obter repercussão e sua saída é

@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Clearing TLBs
Power-On Reset
Executora Power On SelfTest
0>
0 >@(#) Sun Fire [TM] V440, Netra [TM] 440 POST 4.13.0 2004/01/16 12:35
/ dat/fw/common-source/firmware_re/post/post-build-4.13.0/Fiesta/chalupa/integrated (firmware_re)
0> Copyright © 2004 Sun Microsystems, Inc. Todos os direitos reservados
Domingo PROPRIET�RIAS / CONFIDENCIAL.
Utilização está sujeita aos termos de licença.
0> Hard Powerup RST através PB
0> OBP-> POST com Call% o0 \u003d 00.000.000,01014000.
0> Diag nível fixado para MAX.
0> verbosidade nível definido para 0.
0> MFG scrpt modo conjunto NORM
0> I / O porta definida para TTYA.
0> Iniciar Selftest .....
0> CPUs presentes no sistema: 0 1 2 3
0> Teste de CPU (s ).....
0> Init SB
0> Initialize I2C Controlador
0> L2 Cache Tags Teste
0> Init CPU
0> DMMU
0> DMMU TLB DADOS RAM Acesso
0> DMMU TLB TAGS Acesso
0> imu Registos Acesso
0> imu TLB DADOS RAM Acesso
0> imu TLB TAGS Acesso
0> Init mmu regs
0> Instalação L2 Cache
0> L2 Cache Control \u003d 00000000.00f04400
0> Tamanho \u003d 00.000.000,00100000 ...
0> Scrub e Configuração L2 Cache
0> Configuração e Ativar DMMU
0> Instalação DMMU Miss Handler
0> Teste Mailbox
0> Scrub Mailbox
0> CPU Tick Tick Compare Registos e Teste
0> CPU Stick e Stick Compare Registos Teste
0> Set Timing
0> UltraSPARC [TM] IIII, Versão 2.4
1> L2 Cache Tags Teste
2> L2 Cache Tags Teste
3> L2 Cache Tags Teste
1> Init CPU
2> Init CPU
3> Init CPU
1> UltraSPARC [TM] IIII, Versão 2.4
2> UltraSPARC [TM] IIII, Versão 2.4
3> UltraSPARC [TM] IIII, Versão 2.4
1> DMMU
2> DMMU
3> DMMU
1> DMMU TLB DADOS RAM Acesso
2> DMMU TLB DADOS RAM Acesso
3> DMMU TLB DADOS RAM Acesso
1> DMMU TLB TAGS Acesso
2> DMMU TLB TAGS Acesso
3> DMMU TLB TAGS Acesso
1> Acesso imu Registos
2> imu Registos Acesso
3> imu Registos Acesso
1> imu TLB DADOS RAM Acesso
2> imu TLB DADOS RAM Acesso
3> imu TLB DADOS RAM Acesso
1> imu TLB TAGS Acesso
2> imu TLB TAGS Acesso
3> imu TLB TAGS Acesso
1> Init mmu regs
2> Init mmu regs
3> Init mmu regs
1> Instalação L2 Cache
1> L2 Cache Control \u003d 00000000.00f04400
1> Tamanho \u003d 00.000.000,00100000 ...
2> Instalação L2 Cache
2> L2 Cache Control \u003d 00000000.00f04400
2> Tamanho \u003d 00.000.000,00100000 ...
3> Instalação L2 Cache
3> L2 Cache Control \u003d 00000000.00f04400
3> Tamanho \u003d 00.000.000,00100000 ...
1> Scrub e Configuração L2 Cache
2> Scrub e Configuração L2 Cache
3> Scrub e Configuração L2 Cache
1> Configuração e Ativar DMMU
2> Configuração e Ativar DMMU
3> Configuração e Ativar DMMU
1> Instalação DMMU Miss Handler
2> Instalação DMMU Miss Handler
3> Instalação DMMU Miss Handler
1> Teste Mailbox
2> Teste Mailbox
3> Teste Mailbox
1> Scrub Mailbox
2> Scrub Mailbox
3> Scrub Mailbox
1> CPU Tick Tick Compare Registos e Teste
2> CPU Tick Tick Compare Registos e Teste
3> CPU Tick Tick Compare Registos e Teste
1> CPU Stick e Stick Compare Registos Teste
2> CPU Stick e Stick Compare Registos Teste
3> CPU Stick e Stick Compare Registos Teste
1> Instalação Int Handlers
2> Instalação Int Handlers
0> Interrupt Crosscall .....
3> Instalação Int Handlers
0> Instalação Int Handlers
0> Enviar Int CPU 1
0> Enviar Int 2 CPU
0> Enviar Int CPU 3
1> Enviar para Int Master CPU
2> Enviar para Int Master CPU
3> Enviar para Int Master CPU
0> MB: Part-Dash-Rev #: 5016344-09-50 Serial #: 052808
0> CPU0: Part-Dash-Rev #: 5016370-04-51 Serial #: 063736
0> CPU1: Part-Dash-Rev #: 5016370-04-51 Serial #: 036855
0> CPU2: Part-Dash-Rev #: 5016370-04-51 Serial #: 026118
0> CPU3: Part-Dash-Rev #: 5016370-04-51 Serial #: 026276
0> CPU0 DIMM B0/D0 J0601:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 03097afe Data Código: 0425 # Rev: 3045
0> CPU0 DIMM B0/D1 J0602:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030c7ad1 Data Código: 0425 # Rev: 3045
0> CPU0 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030d7b02 Data Código: 0425 # Rev: 3045
0> CPU0 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030f7ad4 Data Código: 0425 # Rev: 3045
0> CPU1 DIMM B0/D0 J0601:
0> Parte #: 72D128521GR7B Serial #: 021f4814 Data Código: 0427 # Rev: 020e
0> CPU1 DIMM B0/D1 J0602:
0> Parte #: 72D128521GR7B Serial #: 040e4c24 Data Código: 0424 # Rev: 020e
0> CPU1 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 0305a7be Data Código: 0451 # Rev: 3045
0> CPU1 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030b8849 Data Código: 0506 # Rev: 3045
0> CPU2 DIMM B0/D0 J0601:
0> Parte #: 72D128521GR7B Serial #: 02036716 Data Código: 0424 # Rev: 020e
0> CPU2 DIMM B0/D1 J0602:
0> Parte #: 72D128521GR7B Serial #: 021f4816 Data Código: 0427 # Rev: 020e
0> CPU2 DIMM B1/D0 J0701:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f301 Data Código: 040c Rev #: 0000
0> CPU2 DIMM B1/D1 J0702:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f304 Data Código: 040c Rev #: 0000
0> CPU3 DIMM B0/D0 J0601:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f2fb Data Código: 040c Rev #: 0000
0> CPU3 DIMM B0/D1 J0602:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f2f6 Data Código: 040c Rev #: 0000
0> CPU3 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 0310a66a Data Código: 0451 # Rev: 3045
0> CPU3 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030e89be Data Código: 0506 # Rev: 3045
0> Set CPU / Sistema de Marcação
0 >........
0> Enviar MC Calendário CPU 1
0> Enviar MC Timing 2 CPU
0> Enviar MC Calendário CPU 3
0> Init Memória .....
0> Probe DIMMs
1> Probe DIMMs
2> Probe DIMMs
3> Probe DIMMs
1> Init Mem Controlador Regs
2> Init Mem Controlador Regs
3> Init Mem Controlador Regs
0> Init Mem Controlador Regs
1> Definir JBUS config reg
2> Definir JBUS config reg
3> Defina JBUS config reg
0> Definir JBUS config reg
0> IO-Ponte unidade 0 init teste
0> IO-Ponte unidade 1 init teste
0> Do PLL reset
0> Definir calendário de 7:1 10:1, sistema freqüência 183 MHz, freqüência 1281 MHz CPU

SC Alerta: Host Sistema tem Reset
0> soft power-on RST através PB
0> PLL Reinicializar .....
0> Init SB
0> Initialize I2C Controlador
0> Init CPU
0> Init mmu regs
0> Instalação L2 Cache
0> L2 Cache Control \u003d 00000000.00f04400
0> Tamanho \u003d 00.000.000,00100000 ...
0> Configuração e Ativar DMMU
0> Instalação DMMU Miss Handler
0> Scrub Mailbox
0> O tempo é 7:1 10:1, sys 183 MHz, CPU 1281 MHz, 128 MHz mem.
0> UltraSPARC [TM] IIII, Versão 2.4
1> Init CPU
2> Init CPU
3> Init CPU
1> UltraSPARC [TM] IIII, Versão 2.4
2> UltraSPARC [TM] IIII, Versão 2.4
3> UltraSPARC [TM] IIII, Versão 2.4
1> Init mmu regs
2> Init mmu regs
3> Init mmu regs
1> Instalação L2 Cache
1> L2 Cache Control \u003d 00000000.00f04400
1> Tamanho \u003d 00.000.000,00100000 ...
2> Instalação L2 Cache
2> L2 Cache Control \u003d 00000000.00f04400
2> Tamanho \u003d 00.000.000,00100000 ...
3> Instalação L2 Cache
3> L2 Cache Control \u003d 00000000.00f04400
3> Tamanho \u003d 00.000.000,00100000 ...
1> Configuração e Ativar DMMU
2> Configuração e Ativar DMMU
3> Configuração e Ativar DMMU
1> Instalação DMMU Miss Handler
2> Instalação DMMU Miss Handler
3> Instalação DMMU Miss Handler
1> Scrub Mailbox
2> Scrub Mailbox
3> Scrub Mailbox
1> O tempo é 7:1 10:1, sys 183 MHz, CPU 1281 MHz, 128 MHz mem.
2> O tempo é 7:1 10:1, sys 183 MHz, CPU 1281 MHz, 128 MHz mem.
3> O tempo é 7:1 10:1, sys 183 MHz, CPU 1281 MHz, 128 MHz mem.
0> Init Memória .....
0> Probe DIMMs
1> Probe DIMMs
2> Probe DIMMs
3> Probe DIMMs
1> Init Mem Controlador Sequência
2> Init Mem Controlador Sequência
3> Init Mem Controlador Sequência
0> Init Mem Controlador Sequência
0> IO-Ponte unidade 0 init teste
0> IO-Ponte unidade 1 init teste
0> Teste de Memória .....
0> Selecionar Banco Config
0> Probe e Configuração Memória
0> INFO: 1024MB Banco 0, DIMM Tipo X4
0> INFO: 1024MB Banco 1, DIMM Tipo X4
0> INFO: 1024MB Banco 2, DIMM Tipo X4
0> INFO: 1024MB Banco 3, DIMM Tipo X4
0>
0> Dados sobre Bitwalk Master
0> Teste Banco 0.
0> Teste Banco 1.
0> Teste Banco 2.
0> Teste Banco 3.
0> Endereço Bitwalk em Mestre
0> Addr caminhada mem teste do CPU 0 Banco 0: 00000000.00000000 para 00.000.000,40000000.
0> Addr caminhada mem teste do CPU 0 Banco 1: 00000001.00000000 para 00.000.001,40000000.
0> Addr caminhada mem teste do CPU 0 Banco 2: 00000002.00000000 para 00.000.002,40000000.
0> Addr caminhada mem teste do CPU 0 Banco 3: 00000003.00000000 para 00.000.003,40000000.
0> Set Mailbox
0> Final mc1 é f0000026.3e781c4e.
0> Configuração Final DMMU Entries
0> Pós Imagem Região Scrub
0> Executar POST de Memória
1> Esperando mestre CPU \u003d 0, tempo limite, em 134 segundos ...
2> Esperando mestre CPU \u003d 0, tempo limite, em 134 segundos ...
3> Esperando mestre CPU \u003d 0, tempo limite, em 134 segundos ...
0> Verificando checksum na imagem copiada.
0> A Memória da CHECKSUM valor é aa23.
0> O conteúdo da memória Tamanho valor é 80.061.
0> Sucesso ... Checksum no Memory validados.
1> Selecionar Banco Config
2> Selecionar Banco Config
3> Selecionar Banco Config
1> Probe e Configuração Memória
1> INFO: 1024MB Banco 0, DIMM Tipo X4
1> INFO: 1024MB Banco 1, DIMM Tipo X4
1> INFO: 1024MB Banco 2, DIMM Tipo X4
1> INFO: 1024MB Banco 3, DIMM Tipo X4
1>
2> Probe e Configuração Memória
2> INFO: 1024MB Banco 0, DIMM Tipo X4
2> INFO: 1024MB Banco 1, DIMM Tipo X4
2> INFO: 1024MB Banco 2, DIMM Tipo X4
2> INFO: 1024MB Banco 3, DIMM Tipo X4
2>
3> Probe e Configuração Memória
3> INFO: 1024MB Banco 0, DIMM Tipo X4
3> INFO: 1024MB Banco 1, DIMM Tipo X4
3> INFO: 1024MB Banco 2, DIMM Tipo X4
3> INFO: 1024MB Banco 3, DIMM Tipo X4
3>
1> Set Mailbox
2> Set Mailbox
3> Defina Mailbox
1> Final mc1 é f0000026.3e781c4e.
2> Final mc1 é f0000026.3e781c4e.
3> Final mc1 é f0000026.3e781c4e.
0> Dados sobre Bitwalk Slave 1
0> Teste Banco 0.
0> Teste Banco 1.
0> Teste Banco 2.
0> Teste Banco 3.
0> Dados sobre Bitwalk Escravo 2
0> Teste Banco 0.
0> Teste Banco 1.
0> Teste Banco 2.
0> Teste Banco 3.
0> Dados sobre Bitwalk Escravo 3
0> Teste Banco 0.
0> Teste Banco 1.
0> Teste Banco 2.
0> Teste Banco 3.
0> Endereço Bitwalk sobre Escravo 1
0> Addr caminhada mem teste do CPU 1 Banco 0: 00000010.00000000 para 00.000.010,40000000.
0> Addr caminhada mem teste do CPU 1 Banco 1: 00000011.00000000 para 00.000.011,40000000.
0> Addr caminhada mem teste do CPU 1 Banco 2: 00000012.00000000 para 00.000.012,40000000.
0> Addr caminhada mem teste do CPU 1 Banco 3: 00000013.00000000 para 00.000.013,40000000.
0> Endereço Bitwalk sobre Escravo 2
0> Addr caminhada mem teste do CPU 2 Banco 0: 00000020.00000000 para 00.000.020,40000000.
0> Addr caminhada mem teste do CPU 2 Banco 1: 00000021.00000000 para 00.000.021,40000000.
0> Addr caminhada mem teste do CPU 2 Banco 2: 00000022.00000000 para 00.000.022,40000000.
0> Addr caminhada mem teste do CPU 2 Banco 3: 00000023.00000000 para 00.000.023,40000000.
0> Endereço Bitwalk sobre Escravo 3
0> Addr caminhada mem teste do CPU 3 Banco 0: 00000030.00000000 para 00.000.030,40000000.
0> Addr caminhada mem teste do CPU 3 Bank 1: 00000031.00000000 para 00.000.031,40000000.
0> Addr caminhada mem teste do CPU 3 Banco 2: 00000032.00000000 para 00.000.032,40000000.
0> Addr caminhada mem teste do CPU 3 Banco 3: 00000033.00000000 para 00.000.033,40000000.
1> Configuração Final DMMU Entries
2> Configuração Final DMMU Entries
3> Configuração Final DMMU Entries
1> Mapa Escravo POST para dominar memória
2> Mapa Escravo POST para dominar memória
3> Mapa Escravo POST para dominar memória
1> I-Cache RAM Test
2> I-Cache RAM Test
3> I-Cache RAM Test
0> Teste CPU Caches .....
1> I-Cache Tag RAM
2> I-Cache Tag RAM
3> I-Cache Tag RAM
0> I-Cache RAM Test
1> I-Cache Válido / Prediga TAGS Teste
2> I-Cache Válido / Prediga TAGS Teste
3> I-Cache Válido / Prediga TAGS Teste
0> I-Cache Tag RAM
1> I-Cache Snoop Tag Campo
2> I-Cache Snoop Tag Campo
3> I-Cache Snoop Tag Campo
0> I-Cache Válido / Prediga TAGS Teste
1> I-Cache Branch Prediga Array Test
2> I-Cache Branch Prediga Array Test
3> I-Cache Branch Prediga Array Test
0> I-Cache Snoop Tag Campo
1> Branch Prediction Initialization
2> Branch Prediction Initialization
3> Branch Prediction Initialization
0> I-Cache Branch Prediga Array Test
1> D-Cache de RAM
2> D-Cache de RAM
3> D-Cache de RAM
0> Branch Prediction Initialization
1> D-Cache Tags
2> D-Cache Tags
3> D-Cache Tags
0> D-Cache de RAM
1> D-Cache Micro Tags
2> D-Cache Micro Tags
3> D-Cache Micro Tags
0> D-Cache Tags
1> D-Cache SnoopTags Teste
2> D-Cache SnoopTags Teste
3> D-Cache SnoopTags Teste
0> D-Cache Micro Tags
1> W-Cache de RAM
2> W-Cache de RAM
3> W-Cache de RAM
0> D-Cache SnoopTags Teste
1> W-Cache Tags
2> W-Cache Tags
3> W-Cache Tags
0> W-Cache de RAM
1> W-bit Válida Cache Teste
2> W-bit Válida Cache Teste
3> W-bit Válida Cache Teste
0> W-Cache Tags
1> W-Cache Banco válido bit Teste
2> W-Cache Banco válido bit Teste
3> W-Cache Banco válido bit Teste
0> W-bit Válida Cache Teste
1> W-Cache SnoopTAGS Test
2> W-Cache SnoopTAGS Test
3> W-Cache SnoopTAGS Test
0> W-Cache Banco válido bit Teste
1> P-Cache de RAM
2> P-Cache de RAM
3> P-Cache de RAM
0> W-Cache SnoopTAGS Test
1> P-Cache Tags
2> P-Cache Tags
3> P-Cache Tags
0> P-Cache de RAM
1> P-Cache SnoopTags Teste
2> P-Cache SnoopTags Teste
3> P-Cache SnoopTags Teste
0> P-Cache Tags
1> P-Cache Status Dados Teste
2> P-Cache Status Dados Teste
3> P-Cache Status Dados Teste
0> P-Cache SnoopTags Teste
1> 8k DMMU TLB 0 Dados
2> 8k DMMU TLB 0 Dados
3> 8k DMMU TLB 0 Dados
0> P-Cache Status Dados Teste
1> 8k DMMU TLB 1 Dados
2> 8k DMMU TLB 1 Dados
3> 8k DMMU TLB 1 Dados
0> 8k DMMU TLB 0 Dados
1> 8k DMMU TLB 0 Tags
2> 8k DMMU TLB 0 Tags
3> 8k DMMU TLB 0 Tags
0> 8k DMMU TLB 1 Dados
1> 8k DMMU TLB 1 Tags
2> 8k DMMU TLB 1 Tags
3> 8k DMMU TLB 1 Tags
0> 8k DMMU TLB 0 Tags
1> 8k imu TLB Dados
2> 8k imu TLB Dados
3> 8k imu TLB Dados
0> 8k DMMU TLB 1 Tags
1> 8k imu TLB Tags
2> 8k imu TLB Tags
3> 8k imu TLB Tags
0> 8k imu TLB Dados
0> 8k imu TLB Tags
1> FPU Registos e Dados Caminho
2> FPU Registos e Dados Caminho
3> FPU Registos e Dados Caminho
0> FPU Registos e Dados Caminho
1> FPU Mover Registos
2> FPU Mover Registos
3> FPU Mover Registos
0> FPU Mover Registos
1> FSR Ler / Escrever
2> FSR Ler / Escrever
3> FSR Ler / Escrever
0> FSR Ler / Escrever
1> FPU Registre Bloco de ensaio
2> FPU Registre Bloco de ensaio
3> FPU Registre Bloco de ensaio
0> FPU Registre Bloco de ensaio
1> FPU Branch Instruções
2> FPU Branch Instruções
3> FPU Branch Instruções
0> FPU Branch Instruções
1> FPU Teste Funcional
2> FPU Teste Funcional
3> FPU Teste Funcional
0> FPU Teste Funcional
1> Scrub Memória
2> Scrub Memória
3> Scrub Memória
0> Scrub Memória
1> Flush Caches
2> Flush Caches
3> Flush Caches
0> Flush Caches
1> L2 Cache-Funcional
2> L2 Cache-Funcional
3> L2 Cache-Funcional
0> Testes Funcionais CPU .....
1> L2 Cache-Stress
2> L2 Cache-Stress
3> L2 Cache-Stress
0> L2 Cache-Funcional
1> imu Funcional
2> imu Funcional
3> imu Funcional
0> L2 Cache-Stress
1> DMMU Funcional
2> DMMU Funcional
3> DMMU Funcional
0> imu Funcional
1> I-Cache Funcional
2> I-Cache Funcional
3> I-Cache Funcional
0> DMMU Funcional
1> I-Cache Paridade Funcional
2> I-Cache Paridade Funcional
3> I-Cache Paridade Funcional
0> I-Cache Funcional
0> I-Cache Paridade Funcional
1> I-Cache Paridade Tag
2> I-Cache Paridade Tag
3> I-Cache Paridade Tag
0> I-Cache Paridade Tag
1> I-Cache Snoop Paridade Tag
2> I-Cache Snoop Paridade Tag
3> I-Cache Snoop Paridade Tag
0> I-Cache Snoop Paridade Tag
1> D-Cache Funcional
2> D-Cache Funcional
3> D-Cache Funcional
1> D-Cache Paridade Funcional
0> D-Cache Funcional
2> D-Cache Paridade Funcional
3> D-Cache Paridade Funcional
1> D-Cache Paridade Tag Teste
0> D-Cache Paridade Funcional
2> D-Cache Paridade Tag Teste
3> D-Cache Paridade Tag Teste
1> W-Cache Funcional
0> D-Cache Paridade Tag Teste
2> W-Cache Funcional
3> W-Cache Funcional
1> Gráficos Funcional
0> W-Cache Funcional
1> CPU Superscalar Dispatch
2> Gráficos Funcional
3> Gráficos Funcional
2> CPU Superscalar Dispatch
3> CPU Superscalar Dispatch
0> Gráficos Funcional
1> SPARC Atômica Instrução Teste
2> SPARC Atômica Instrução Teste
3> SPARC Atômica Instrução Teste
0> CPU Superscalar Dispatch
1> Não SPARC Atômica Instrução Teste
2> Não SPARC Atômica Instrução Teste
3> Não SPARC Atômica Instrução Teste
0> SPARC Atômica Instrução Teste
1> SOFTINT Registe-se e Interrupt Test
2> SOFTINT Registe-se e Interrupt Test
3> SOFTINT Registe-se e Interrupt Test
0> Não SPARC Atômica Instrução Teste
1> Branch Memory Test
2> Branch Memory Test
3> Branch Memory Test
0> SOFTINT Registe-se e Interrupt Test
1> Fast ECC teste
2> Fast ECC teste
3> Fast ECC teste
0> Branch Memory Test
1> Sistema ECC teste
2> Sistema ECC teste
3> Sistema ECC teste
0> Fast ECC teste
0> Sistema ECC teste
0> XBus SRAM
0> IO-Bridge Southbridge remapear Devs
0> IO-Ponte Testes .....
0> JBUS verificação rápida
0> para IO-bridge_0
0> para IO-bridge_1
0> IO-Ponte unidade 0 SRAM teste
0> IO-Ponte unidade 0 reg teste
0> IO-Ponte unidade 0 mem teste
0> IO-Ponte unidade 0 PCI id teste
0> IO-Ponte unidade 0 interromper teste
0> IO-Ponte unidade 1 SRAM teste
0> IO-Ponte unidade 1 reg teste
0> IO-Ponte unidade 1 mem teste
0> IO-Ponte unidade 1 PCI id teste
0> IO-Ponte unidade 1 interromper teste
0> IO-Ponte unidade 0 init teste
1> IO-Ponte unidade 0 SRAM teste
1> IO-Ponte unidade 0 reg teste
1> IO-Ponte unidade 0 mem teste
1> IO-Ponte unidade 0 PCI id teste
1> IO-Ponte unidade 0 interromper teste
1> IO-Ponte unidade 1 init teste
1> IO-Ponte unidade 1 SRAM teste
1> IO-Ponte unidade 1 reg teste
1> IO-Ponte unidade 1 mem teste
1> IO-Ponte unidade 1 PCI id teste
1> IO-Ponte unidade 1 interromper teste
1> IO-Ponte unidade 0 init teste
2> IO-Ponte unidade 0 SRAM teste
2> IO-Ponte unidade 0 reg teste
2> IO-Ponte unidade 0 mem teste
2> IO-Ponte unidade 0 PCI id teste
2> IO-Ponte unidade 0 interromper teste
2> IO-Ponte unidade 1 init teste
2> IO-Ponte unidade 1 SRAM teste
2> IO-Ponte unidade 1 reg teste
2> IO-Ponte unidade 1 mem teste
2> IO-Ponte unidade 1 PCI id teste
2> IO-Ponte unidade 1 interromper teste
2> IO-Ponte unidade 0 init teste
3> IO-Ponte unidade 0 SRAM teste
3> IO-Ponte unidade 0 reg teste
3> IO-Ponte unidade 0 mem teste
3> IO-Ponte unidade 0 PCI id teste
3> IO-Ponte unidade 0 interromper teste
3> IO-Ponte unidade 1 init teste
3> IO-Ponte unidade 1 SRAM teste
3> IO-Ponte unidade 1 reg teste
3> IO-Ponte unidade 1 mem teste
3> IO-Ponte unidade 1 PCI id teste
3> IO-Ponte unidade 1 interromper teste
3> Imprimir Mem Config
1> Caches: Icache é ON, Dcache é ON, Wcache é ON, Pcache é ON.
1> Memória entrefolhar definido para 0
1> Banco 0 1024MB: 00.000.010,00000000 -> 00.000.010,40000000.
1> Banco 1 1024MB: 00.000.011,00000000 -> 00.000.011,40000000.
1> Banco 2 1024MB: 00.000.012,00000000 -> 00.000.012,40000000.
1> Banco 3 1024MB: 00.000.013,00000000 -> 00.000.013,40000000.
2> Imprimir Mem Config
2> Caches: Icache é ON, Dcache é ON, Wcache é ON, Pcache é ON.
2> Memória entrefolhar definido para 0
2> Banco 0 1024MB: 00.000.020,00000000 -> 00.000.020,40000000.
2> Banco 1 1024MB: 00.000.021,00000000 -> 00.000.021,40000000.
2> Banco 2 1024MB: 00.000.022,00000000 -> 00.000.022,40000000.
2> Banco 3 1024MB: 00.000.023,00000000 -> 00.000.023,40000000.
3> Imprimir Mem Config
3> Caches: Icache é ON, Dcache é ON, Wcache é ON, Pcache é ON.
3> Memória entrefolhar definido para 0
3> Banco 0 1024MB: 00.000.030,00000000 -> 00.000.030,40000000.
3> Banco 1 1024MB: 00.000.031,00000000 -> 00.000.031,40000000.
3> Banco 2 1024MB: 00.000.032,00000000 -> 00.000.032,40000000.
3> Banco 3 1024MB: 00.000.033,00000000 -> 00.000.033,40000000.
0> Imprimir Mem Config
0> "caches": Icache é ON, Dcache é ON, Wcache é ON, Pcache é ON.
0> Memória entrefolhar definido para 0
0> Banco 0 1024MB: 00.000.000,00000000 -> 00.000.000,40000000.
0> Banco 1 1024MB: 00.000.001,00000000 -> 00.000.001,40000000.
0> Banco 2 1024MB: 00.000.002,00000000 -> 00.000.002,40000000.
0> Banco 3 1024MB: 00.000.003,00000000 -> 00.000.003,40000000.
1> Bloco Memória
2> Bloco Memória
3> Bloco Memória
0> Bloco Memória
1> Teste 1073741824 bytes no banco 0 ....
2> Teste 1073741824 bytes no banco 0 ....
3> Teste 1073741824 bytes no banco 0 ....
0> Teste 1067450368 bytes no banco 0 ....
0> 0% Feito ...
0> 2% Feito ...
0> 3% Feito ...
0> 4% Feito ...
0> 6% Feito ...
0> 7% Feito ...
0> 9% Feito ...
0> 10% Feito ...
0> 11% Feito ...
0> 13% Feito ...
0> 14% Feito ...
0> 16% Feito ...
0> 17% Feito ...
0> 18% Feito ...
0> 20% Feito ...
0> 21% Feito ...
0> 22% Feito ...
0> 24% Feito ...
0> 25% Feito ...
0> 27% Feito ...
0> 28% Feito ...
0> 29% Feito ...
0> 31% Feito ...
0> 32% Feito ...
0> 34% Feito ...
0> 35% Feito ...
0> 36% Feito ...
0> 38% Feito ...
0> 39% Feito ...
0> 41% Feito ...
0> 42% Feito ...
0> 43% Feito ...
0> 45% Feito ...
0> 46% Feito ...
0> 48% Feito ...
0> 49% Feito ...
0> 50% Feito ...
0> 52% Feito ...
0> 53% Feito ...
0> 55% Feito ...
0> 56% Feito ...
0> 57% Feito ...
0> 59% Feito ...
0> 60% Feito ...
0> 62% Feito ...
0> 63% Feito ...
0> 64% Feito ...
0> 66% Feito ...
0> 67% Feito ...
0> 69% Feito ...
0> 70% Feito ...
0> 71% Feito ...
0> 73% Feito ...
0> 74% Feito ...
0> 76% Feito ...
0> 77% Feito ...
0> 78% Feito ...
0> 80% Feito ...
0> 81% Feito ...
0> 83% Feito ...
0> 84% Feito ...
0> 85% Feito ...
0> 87% Feito ...
0> 88% Feito ...
0> 90% Feito ...
0> 91% Feito ...
1> Teste 1073741824 bytes no banco 1 ....
2> Teste 1073741824 bytes no banco 1 ....
3> Teste 1073741824 bytes no banco 1 ....
0> 92% Feito ...
0> 94% Feito ...
0> 95% Feito ...
0> 97% Feito ...
0> 98% Feito ...
0> 99% Feito ...
0> Teste 1073741824 bytes no banco 1 ....
0> 0% Feito ...
0> 2% Feito ...
0> 3% Feito ...
0> 4% Feito ...
0> 6% Feito ...
0> 7% Feito ...
0> 9% Feito ...
0> 10% Feito ...
0> 11% Feito ...
0> 13% Feito ...
0> 14% Feito ...
0> 15% Feito ...
0> 17% Feito ...
0> 18% Feito ...
0> 20% Feito ...
0> 21% Feito ...
0> 22% Feito ...
0> 24% Feito ...
0> 25% Feito ...
0> 27% Feito ...
0> 28% Feito ...
0> 29% Feito ...
0> 31% Feito ...
0> 32% Feito ...
0> 34% Feito ...
0> 35% Feito ...
0> 36% Feito ...
0> 38% Feito ...
0> 39% Feito ...
0> 40% Feito ...
0> 42% Feito ...
0> 43% Feito ...
0> 45% Feito ...
0> 46% Feito ...
0> 47% Feito ...
0> 49% Feito ...
0> 50% Feito ...
0> 52% Feito ...
0> 53% Feito ...
0> 54% Feito ...
0> 56% Feito ...
0> 57% Feito ...
0> 59% Feito ...
0> 60% Feito ...
0> 61% Feito ...
0> 63% Feito ...
0> 64% Feito ...
0> 65% Feito ...
0> 67% Feito ...
0> 68% Feito ...
0> 70% Feito ...
0> 71% Feito ...
0> 72% Feito ...
0> 74% Feito ...
0> 75% Feito ...
0> 77% Feito ...
0> 78% Feito ...
0> 79% Feito ...
0> 81% Feito ...
1> Teste 1073741824 bytes no banco 2 ....
2> Teste 1073741824 bytes no banco 2 ....
3> Teste 1073741824 bytes no banco 2 ....
0> 82% Feito ...
0> 84% Feito ...
0> 85% Feito ...
0> 86% Feito ...
0> 88% Feito ...
0> 89% Feito ...
0> 90% Feito ...
0> 92% Feito ...
0> 93% Feito ...
0> 95% Feito ...
0> 96% Feito ...
0> 97% Feito ...
0> 99% Feito ...
0> Teste 1073741824 bytes no banco 2 ....
0> 0% Feito ...
0> 2% Feito ...
0> 3% Feito ...
0> 4% Feito ...
0> 6% Feito ...
0> 7% Feito ...
0> 9% Feito ...
0> 10% Feito ...
0> 11% Feito ...
0> 13% Feito ...
0> 14% Feito ...
0> 15% Feito ...
0> 17% Feito ...
0> 18% Feito ...
0> 20% Feito ...
0> 21% Feito ...
0> 22% Feito ...
0> 24% Feito ...
0> 25% Feito ...
0> 27% Feito ...
0> 28% Feito ...
0> 29% Feito ...
0> 31% Feito ...
0> 32% Feito ...
0> 34% Feito ...
0> 35% Feito ...
0> 36% Feito ...
0> 38% Feito ...
0> 39% Feito ...
0> 40% Feito ...
0> 42% Feito ...
0> 43% Feito ...
0> 45% Feito ...
0> 46% Feito ...
0> 47% Feito ...
0> 49% Feito ...
0> 50% Feito ...
0> 52% Feito ...
0> 53% Feito ...
0> 54% Feito ...
0> 56% Feito ...
0> 57% Feito ...
0> 59% Feito ...
0> 60% Feito ...
0> 61% Feito ...
0> 63% Feito ...
0> 64% Feito ...
0> 65% Feito ...
0> 67% Feito ...
0> 68% Feito ...
0> 70% Feito ...
0> 71% Feito ...
0> 72% Feito ...
1> Teste 1073741824 bytes no banco 3 ....
2> Teste 1073741824 bytes no banco 3 ....
3> Teste 1073741824 bytes no banco 3 ....
0> 74% Feito ...
0> 75% Feito ...
0> 77% Feito ...
0> 78% Feito ...
0> 79% Feito ...
0> 81% Feito ...
0> 82% Feito ...
0> 84% Feito ...
0> 85% Feito ...
0> 86% Feito ...
0> 88% Feito ...
0> 89% Feito ...
0> 90% Feito ...
0> 92% Feito ...
0> 93% Feito ...
0> 95% Feito ...
0> 96% Feito ...
0> 97% Feito ...
0> 99% Feito ...
0> Teste 1073741824 bytes no banco 3 ....
0> 0% Feito ...
0> 2% Feito ...
0> 3% Feito ...
0> 4% Feito ...
0> 6% Feito ...
0> 7% Feito ...
0> 9% Feito ...
0> 10% Feito ...
0> 11% Feito ...
0> 13% Feito ...
0> 14% Feito ...
0> 15% Feito ...
0> 17% Feito ...
0> 18% Feito ...
0> 20% Feito ...
0> 21% Feito ...
0> 22% Feito ...
0> 24% Feito ...
0> 25% Feito ...
0> 27% Feito ...
0> 28% Feito ...
0> 29% Feito ...
0> 31% Feito ...
0> 32% Feito ...
0> 34% Feito ...
0> 35% Feito ...
0> 36% Feito ...
0> 38% Feito ...
0> 39% Feito ...
0> 40% Feito ...
0> 42% Feito ...
0> 43% Feito ...
0> 45% Feito ...
0> 46% Feito ...
0> 47% Feito ...
0> 49% Feito ...
0> 50% Feito ...
0> 52% Feito ...
0> 53% Feito ...
0> 54% Feito ...
0> 56% Feito ...
0> 57% Feito ...
0> 59% Feito ...
0> 60% Feito ...
0> 61% Feito ...
0> 63% Feito ...
0> 64% Feito ...
0> 65% Feito ...
0> 67% Feito ...
0> 68% Feito ...
0> 70% Feito ...
0> 71% Feito ...
0> 72% Feito ...
0> 74% Feito ...
0> 75% Feito ...
0> 77% Feito ...
0> 78% Feito ...
0> 79% Feito ...
0> 81% Feito ...
0> 82% Feito ...
0> 84% Feito ...
0> 85% Feito ...
0> 86% Feito ...
0> 88% Feito ...
0> 89% Feito ...
0> 90% Feito ...
0> 92% Feito ...
0> 93% Feito ...
0> 95% Feito ...
0> 96% Feito ...
0> 97% Feito ...
0> 99% Feito ...
0> INFO:
0> POST Passou todos os dispositivos.
0>
0> POST: Regresso a OBP.

SC Alerta: Host Sistema tem Reset

@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Clearing TLBs
POST Resultados: Cpu 0000.0000.0000.0003
% o0 \u003d 0000.0000.0000.0000 \u003d ffff.ffff.f00a.3f61% o1% o2 \u003d ffff.ffff.ffff.ffff
POST Resultados: Cpu 0000.0000.0000.0002
% o0 \u003d 0000.0000.0000.0000 \u003d ffff.ffff.f00a.3f61% o1% o2 \u003d ffff.ffff.ffff.ffff
POST Resultados: Cpu 0000.0000.0000.0001
% o0 \u003d 0000.0000.0000.0000 \u003d ffff.ffff.f00a.3f61% o1% o2 \u003d ffff.ffff.ffff.ffff
POST Resultados: Cpu 0000.0000.0000.0000
% o0 \u003d 0000.0000.0000.0000 \u003d ffff.ffff.f00a.3f61% o1% o2 \u003d ffff.ffff.ffff.ffff
Membase: 0000.0000.0000.0000
MemSize: 0000.0000.0004.0000
Init CPU arrays Feito
Init E Feito $ tags
Instalação TLB (pequeno-pegada mode) Feito
MMUs ON
Esfregando Tomatillo tags ... 0 1
Encontre dropin, Copiar Feito, Tamanho 0000.0000.0000.65f0
PC \u003d 0000.07ff.f000.5400
PC \u003d 0000.0000.0000.54f8
Encontre dropin, Copiar Feito, Tamanho 0000.0000.0001.0e70
ttya inicializado
0 CPU Speed: 1281 Mhz, proporção 7:1, ECCR: f00c00
1 CPU Speed: 1281 Mhz, proporção 7:1, ECCR: f00c00
2 CPU Speed: 1281 Mhz, proporção 7:1, ECCR: f00c00
3 CPU Speed: 1281 Mhz, proporção 7:1, ECCR: f00c00

CPU 0 Memory Configuration: Válida
CPU 1 Memory Configuration: Válida
CPU 2 Memory Configuration: Válida
CPU 3 Memory Configuration: Válida
CPU 0 Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
1 CPU Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
CPU 2 Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
CPU 3 Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
Mestre CPU 3 Membase: 3300000000 Memsize: 40000000


@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Clearing TLBs
Carregando Configuração
Membase: 0000.0033.0000.0000
MemSize: 0000.0000.4000.0000
Init CPU arrays Feito
Init E Feito $ tags
Instalação TLB Feito
MMUs ON
Esfregando Tomatillo tags ... 0 1
Bloco "Scrubbing Feito
Encontre dropin, Copiar Feito, Tamanho 0000.0000.0000.65f0
PC \u003d 0000.07ff.f000.5400
PC \u003d 0000.0000.0000.54f8
Encontre dropin, (cópia), descomprimir Feito, Tamanho 0000.0000.0006.60c0
ttya inicializado
Sistema de Reset: Reset CPU (SPOR)
JBUS-ponte PCI
JBUS-ponte PCI
Probing jbus em 0,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus em 1,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus a 2,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus em 3,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus em 1.oC, 0 pci ppm
Probing jbus em 1d, 0 pci
Probing jbus em 1e, 0 pci ppm
Probing jbus em 1f, 0 pci I2C nvram idprom
Carregando Apoio Pacotes: kbd-tradutor obp-tftp SUNW, I2C-ram-device
SUNW, Fru-device
Carregando a bordo de drivers:
Probing / pci @ 1e, 600000 Dispositivo 7 isa flashprom RTC I2C I2C-ponte
I2C-ponte temperatura gpio gpio gpio gpio hardware-monitor
temperatura temperatura temperatura temperatura-sensor
Motherboard-Fru-baile poder-abastecimento-RMC-Fru-Fru-baile da formatura
scsi-Fru-baile poder-abastecimento-Fru-baile-DIMM DOCUP DIMM-DOCUP DIMM-DOCUP
DIMM-DOCUP cpu-Fru-baile-DIMM DOCUP DIMM-DIMM DOCUP DOCUP-DIMM-DOCUP
cpu-Fru-baile-DIMM DOCUP DIMM-DIMM DOCUP DOCUP-DIMM-DOCUP cpu-Fru-baile
DIMM-DOCUP DIMM-DIMM DOCUP DOCUP-DIMM-DOCUP cpu-Fru-baile relógio-gerador
poder serial serial serial RMC-comm
Initializing temperatura desligamento limiares de CPUs
CPU 0 Banco 0 base 0 tamanho 1024 MB
CPU 0 Banco 1 base 100000000 tamanho 1024 MB
CPU 0 Banco 2 base 200000000 tamanho 1024 MB
CPU 0 Banco 3 base 300000000 tamanho 1024 MB
1 CPU Banco 0 base 1000000000 tamanho 1024 MB
CPU 1 Banco 1 base 1100000000 tamanho 1024 MB
CPU 1 Banco 2 base 1200000000 tamanho 1024 MB
1 CPU Banco 3 base 1300000000 tamanho 1024 MB
CPU 2 Banco 0 base 2000000000 tamanho 1024 MB
CPU 2 Banco 1 base 2100000000 tamanho 1024 MB
CPU 2 Banco 2 base 2200000000 tamanho 1024 MB
CPU 2 Banco 3 base 2300000000 tamanho 1024 MB
CPU 3 Banco 0 base 3000000000 tamanho 1024 MB
CPU 3 Bank 1 base 3100000000 tamanho 1024 MB
CPU 3 Banco 2 base 3200000000 tamanho 1024 MB
CPU 3 Bank 3 base 3300000000 tamanho 1024 MB
Probing / pci @ 1e, 600000 Dispositivo 2 Nada existe
Probing / pci @ 1e, 600000 Dispositivo 3 Nada existe
Probing / pci @ 1e, 600000 Dispositivo 4 Nada existe
Probing / pci @ 1e, 600000 Dispositivo 6 PMU gpio
Probing / pci @ 1e, um dispositivo USB 600000
Probing / pci @ 1e, 600.000 b dispositivos USB
Probing / pci @ 1e, 600000 Dispositivo d disco ide cdrom
Probing / pci @ 1f, 700000 Dispositivo 1 rede
Probing / pci @ 1f, 700000 Dispositivo 2 scsi disco fita cassete disco scsi
Probing / pci @ 1c, 600000 Dispositivo 1 Nada existe
Probing / pci @ 1c, 600000 Dispositivo 2 rede
Probing / pci @ 1d, 700000 Dispositivo 1 Nada existe
Probing / pci @ 1d, 700000 Dispositivo 2 Nada existe
tela não foi encontrado.
teclado não encontrado.
Teclado não está presente. Usando ttya para entrada e saída.
Sistema de Reset: Reset CPU (SPOR)
JBUS-ponte PCI
JBUS-ponte PCI
Probing jbus em 0,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus em 1,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus a 2,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus em 3,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
memória-controlador
Probing jbus em 1.oC, 0 pci ppm
Probing jbus em 1d, 0 pci
Probing jbus em 1e, 0 pci ppm
Probing jbus em 1f, 0 pci I2C nvram idprom
Carregando Apoio Pacotes: kbd-tradutor obp-tftp SUNW, I2C-ram-device
SUNW, Fru-device
Carregando a bordo de drivers:
Probing / pci @ 1e, 600000 Dispositivo 7 isa flashprom RTC I2C I2C-ponte
I2C-ponte temperatura gpio gpio gpio gpio hardware-monitor
temperatura temperatura temperatura temperatura-sensor
Motherboard-Fru-baile poder-abastecimento-RMC-Fru-Fru-baile da formatura
scsi-Fru-baile poder-abastecimento-Fru-baile-DIMM DOCUP DIMM-DOCUP DIMM-DOCUP
DIMM-DOCUP cpu-Fru-baile-DIMM DOCUP DIMM-DIMM DOCUP DOCUP-DIMM-DOCUP
cpu-Fru-baile-DIMM DOCUP DIMM-DIMM DOCUP DOCUP-DIMM-DOCUP cpu-Fru-baile
DIMM-DOCUP DIMM-DIMM DOCUP DOCUP-DIMM-DOCUP cpu-Fru-baile relógio-gerador
poder serial serial serial RMC-comm
Initializing temperatura desligamento limiares de CPUs
CPU 0 Banco 0 base 0 tamanho 1024 MB
CPU 0 Banco 1 base 100000000 tamanho 1024 MB
CPU 0 Banco 2 base 200000000 tamanho 1024 MB
CPU 0 Banco 3 base 300000000 tamanho 1024 MB
1 CPU Banco 0 base 1000000000 tamanho 1024 MB
CPU 1 Banco 1 base 1100000000 tamanho 1024 MB
CPU 1 Banco 2 base 1200000000 tamanho 1024 MB
1 CPU Banco 3 base 1300000000 tamanho 1024 MB
CPU 2 Banco 0 base 2000000000 tamanho 1024 MB
CPU 2 Banco 1 base 2100000000 tamanho 1024 MB
CPU 2 Banco 2 base 2200000000 tamanho 1024 MB
CPU 2 Banco 3 base 2300000000 tamanho 1024 MB
CPU 3 Banco 0 base 3000000000 tamanho 1024 MB
CPU 3 Bank 1 base 3100000000 tamanho 1024 MB
CPU 3 Banco 2 base 3200000000 tamanho 1024 MB
CPU 3 Bank 3 base 3300000000 tamanho 1024 MB
Probing / pci @ 1e, 600000 Dispositivo 2 Nada existe
Probing / pci @ 1e, 600000 Dispositivo 3 Nada existe
Probing / pci @ 1e, 600000 Dispositivo 4 Nada existe
Probing / pci @ 1e, 600000 Dispositivo 6 PMU gpio
Probing / pci @ 1e, um dispositivo USB 600000
Probing / pci @ 1e, 600.000 b dispositivos USB
Probing / pci @ 1e, 600000 Dispositivo d disco ide cdrom
Probing / pci @ 1f, 700000 Dispositivo 1 rede
Probing / pci @ 1f, 700000 Dispositivo 2 scsi disco fita cassete disco scsi
Probing / pci @ 1c, 600000 Dispositivo 1 Nada existe
Probing / pci @ 1c, 600000 Dispositivo 2 rede
Probing / pci @ 1d, 700000 Dispositivo 1 Nada existe
Probing / pci @ 1d, 700000 Dispositivo 2 Nada existe

Sun Fire V440, n º Teclado
Copyright 1998-2004 Sun Microsystems, Inc. Todos os direitos reservados.
OpenBoot 4.13.0, 16384 MB de memória instalada, Serial # 61229739.
Endereço Ethernet 0:3: ba: a6: 4a: ab, Host ID: 83a64aab.




Executando o script obdiag diagnóstico / normal

Teste / pci @ 1f, 700000/network @ 1
Teste / pci @ 1e, 600000/ide d @
Teste / pci @ 1e, 600000/isa @ 7/flashprom @ 2,0
Teste / pci @ 1e, 600000/isa @ 7/serial @ 0,2 e8
Teste / pci @ 1e, 600000/isa @ 7/serial @ 0,3 f8
Teste / pci @ 1e, 600000/isa @ 7/rtc @ 0,70
Teste / pci @ 1e, 600000/isa @ 7/i2c @ 0320: testes \u003d (gpio@0.42, gpio@0.44, gpio@0.46, gpio@0.48)
Teste / pci @ 1e, 600000/isa @ 7/i2c @ 0320: testes hardware-monitor@0.5c \u003d ()
Teste / pci @ 1e, 600000/isa @ 7/i2c @ 0320: testes temperature-sensor@0.9c \u003d ()
Teste / pci @ 1c, 600000/network @ 2
Teste / pci @ 1f, 700000/scsi @ 2,1
Teste / pci @ 1f, 700000/scsi @ 2


Initializing 1MB de memória em addr 333ff14000 --

Initializing 1MB de memória em addr 333fee0000 --

Initializing 13MB de memória em addr 333f000000 - --

Initializing 1008MB de memória em addr 3300000000 --

Initializing 1024MB de memória em addr 3200000000 / --

Initializing 1024MB de memória em addr 3100000000 / --

Initializing 1024MB de memória em addr 3000000000 / --

Initializing 1024MB de memória em addr 2300000000 / --

Initializing 1024MB de memória em addr 2200000000 / --

Initializing 1024MB de memória em addr 2100000000 / --

Initializing 1024MB de memória em addr 2000000000 / --

Initializing 1024MB de memória em addr 1300000000 / --

Initializing 1024MB de memória em addr 1200000000 / --

Initializing 1024MB de memória em addr 1100000000 / --

Initializing 1024MB de memória em addr 1000000000 / --

Initializing 1024MB de memória em addr 300000000 / --

Initializing 1024MB de memória em addr 200000000 / --

Initializing 1024MB de memória em addr 100000000 / --

Initializing 1024MB de memória em addr 0 / --


(3) ok
(3) ok
(3) ok show-pós-resultados
Power On Selftest Passed







Eu não sou capaz de identificar qualquer problema de hardware até agora. Então, pode orientar-me onde qualquer um pode ser o problema.

Eu também gostaria de partilhar o meu ponto de vista é que eu sinto que é um problema com a CPU não. 3. I concluiu, com base que se busca "CPU 0000.0000.0000.0003" palavra-chave sobre o texto que escrevi até agora, vamos encontrá-lo duas vezes, ao obter um erro antes de chegar sistema reinicializar e segundo vamos encontrá-la no ensaio diagonstic saída sobre o qual eu colá-lo aqui. Por favor, deixe-me saber se estou certo ou errado.

Atenciosamente