Salve

Sono ora di fronte uno strano problema hardware. Sistema di avere avviato il sistema con il seguente errore:

Fatal Error Reset
CPU 0000.0000.0000.0003 AFSR 0100.0000.0000.0000 SCE
Afar 0000.07c6.0000.1000
SC Alert: Host System Reset

It Happen 4 o 5 volte e ottenere lo stesso errore ogni time.I anche cercare di dare massima di carico sul server e anche sapere che i processi siano adeguatamente il passaggio tra tutte le CPUs.It mi sembra un problema hardware. Poi ho gestito un sistema di diagnostica hardware anche, ma didnot trovare alcun errore anche come POST risultato viene passato e la sua produzione è

@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Compensazione TLBs
Power-On Reset
Eseguire Power On SelfTest
0>
0 >@(#) Sun Fire [TM] V440, Netra [TM] 440 POST 4.13.0 2004/01/16 12:35
/ dat/fw/common-source/firmware_re/post/post-build-4.13.0/Fiesta/chalupa/integrated (firmware_re)
0> Copyright © 2004 Sun Microsystems, Inc. Tutti i diritti riservati
Domenica SPECIALITA / RISERVATISSIMO.
L'uso è soggetto alle condizioni di licenza.
0> Hard PowerUp RST attraverso SW
0> OBP-> POST chiamate con O0% \u003d 00.000.000,01014000.
0> Diag livello impostato su MAX.
0> verbosità livello fissato a 0.
0> MFG scrpt impostare la modalità NORM
0> porta I / O su ttya.
0> Start Selftest .....
0> CPU presenti nel sistema: 0 1 2 3
0> Test CPU (s ).....
0> Init SB
0> Inizializzazione I2C Controller
0> Cache L2 Tag Test
0> Init CPU
0> DMMU
0> DMMU TLB DATI RAM Accesso
0> DMMU TLB TAGS Accesso
0> Accesso immu Registri
0> immu TLB DATI RAM Accesso
0> immu TLB TAGS Accesso
0> Init MMU REGS
0> Impostazioni Cache L2
0> Cache L2 \u003d controllo 00000000.00f04400
0> Size \u003d 00.000.000,00100000 ...
0> Scrub e installazione di cache L2
0> Attiva il programma di installazione e DMMU
0> il programma di installazione DMMU Miss Handler
0> Casella e-mail di prova
0> Scrub Mailbox
0> CPU Tick Tick Confronta e registri di prova
0> CPU e Stick Stick Confronta Registri Test
0> Imposta Cronometri
0> UltraSPARC [TM] IIII, Versione 2.4
1> Cache L2 Tag Test
2> Cache L2 Tag Test
3> Cache L2 Tag Test
1> Init CPU
2> Init CPU
3> Init CPU
1> UltraSPARC [TM] IIII, Versione 2.4
2> UltraSPARC [TM] IIII, Versione 2.4
3> UltraSPARC [TM] IIII, Versione 2.4
1> DMMU
2> DMMU
3> DMMU
1> DMMU TLB DATI RAM Accesso
2> DMMU TLB DATI RAM Accesso
3> DMMU TLB DATI RAM Accesso
1> DMMU TLB TAGS Accesso
2> DMMU TLB TAGS Accesso
3> DMMU TLB TAGS Accesso
1> Accesso immu Registri
2> Accesso immu Registri
3> Accesso immu Registri
1> immu TLB DATI RAM Accesso
2> immu TLB DATI RAM Accesso
3> immu TLB DATI RAM Accesso
1> immu TLB TAGS Accesso
2> immu TLB TAGS Accesso
3> immu TLB TAGS Accesso
1> Init MMU REGS
2> Init MMU REGS
3> Init MMU REGS
1> il programma di installazione Cache L2
1> Cache L2 \u003d controllo 00000000.00f04400
1> Size \u003d 00.000.000,00100000 ...
2> Impostazioni Cache L2
2> \u003d Cache L2 controllo 00000000.00f04400
2> \u003d Dimensione 00.000.000,00100000 ...
3> Impostazioni Cache L2
3> Cache L2 \u003d controllo 00000000.00f04400
3> Size \u003d 00.000.000,00100000 ...
1> Scrub e installazione di cache L2
2> Scrub e installazione di cache L2
3> Scrub e installazione di cache L2
1> Attiva il programma di installazione e DMMU
2> Installazione e Attiva DMMU
3> Attiva il programma di installazione e DMMU
1> il programma di installazione DMMU Miss Handler
2> installazione DMMU Miss Handler
3> il programma di installazione DMMU Miss Handler
1> Casella e-mail di prova
2> Casella e-mail di prova
3> Casella e-mail di prova
1> Scrub Mailbox
2> Scrub Mailbox
3> Scrub Mailbox
1> CPU Tick Tick Confronta e registri di prova
2> CPU Tick Tick Confronta e registri di prova
3> CPU Tick Tick Confronta e registri di prova
1> CPU e Stick Stick Confronta Registri Test
2> CPU e Stick Stick Confronta Registri Test
3> CPU e Stick Stick Confronta Registri Test
1> il programma di installazione Int. Movimentatori
2> installazione Int. Movimentatori
0> Interrupt Crosscall .....
3> installazione Int. Movimentatori
0> il programma di installazione Int. Movimentatori
0> Invia Int. 1 CPU
0> Invia Int. 2 CPU
0> Invia CPU Int. 3
1> Invia Int. al Master CPU
2> Invia Int. al Master CPU
3> Invia Int. al Master CPU
0> MB: Part-Dash-Ap #: 5016344-09-50 Serial #: 052808
0> CPU0: Part-Dash-Ap #: 5016370-04-51 Serial #: 063736
0> CPU1: Part-Dash-Ap #: 5016370-04-51 Serial #: 036855
0> CPU2: Part-Dash-Ap #: 5016370-04-51 Serial #: 026118
0> CPU3: Part-Dash-Ap #: 5016370-04-51 Serial #: 026276
0> CPU0 DIMM B0/D0 J0601:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 03097afe Data Codice: 0425 # Rev: 3045
0> CPU0 DIMM B0/D1 J0602:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030c7ad1 Data Codice: 0425 # Rev: 3045
0> CPU0 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030d7b02 Data Codice: 0425 # Rev: 3045
0> CPU0 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030f7ad4 Data Codice: 0425 # Rev: 3045
0> CPU1 DIMM B0/D0 J0601:
0> Parte #: 72D128521GR7B Serial #: 021f4814 Data Codice: 0427 # Rev: 020e
0> CPU1 DIMM B0/D1 J0602:
0> Parte #: 72D128521GR7B Serial #: 040e4c24 Data Codice: 0424 # Rev: 020e
0> CPU1 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 0305a7be Data Codice: 0451 # Rev: 3045
0> CPU1 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030b8849 Data Codice: 0506 # Rev: 3045
0> CPU2 DIMM B0/D0 J0601:
0> Parte #: 72D128521GR7B Serial #: 02036716 Data Codice: 0424 # Rev: 020e
0> CPU2 DIMM B0/D1 J0602:
0> Parte #: 72D128521GR7B Serial #: 021f4816 Data Codice: 0427 # Rev: 020e
0> CPU2 DIMM B1/D0 J0701:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f301 Data Codice: 040c Rev #: 0000
0> CPU2 DIMM B1/D1 J0702:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f304 Data Codice: 040c Rev #: 0000
0> CPU3 DIMM B0/D0 J0601:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f2fb Data Codice: 040c Rev #: 0000
0> CPU3 DIMM B0/D1 J0602:
0> Parte #: 36VDDT12872G-26AC0 Serial #: 1b53f2f6 Data Codice: 040c Rev #: 0000
0> CPU3 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 0310a66a Data Codice: 0451 # Rev: 3045
0> CPU3 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 Serial #: 030e89be Data Codice: 0506 # Rev: 3045
0> Imposta CPU / System Velocità
0 >........
0> Invia MC Cronometri CPU 1
0> Invia MC Cronometri CPU 2
0> Invia MC Cronometri CPU 3
0> Init memoria .....
0> Sonda DIMM
1> Sonda DIMM
2> Sonda DIMM
3> Sonda DIMM
1> Init Mem Controller Regs
2> Init Mem Controller Regs
3> Init Mem Controller Regs
0> Init Mem Controller Regs
1> Imposta JBUS config reg
2> Imposta JBUS config reg
3> Imposta JBUS config reg
0> Imposta JBUS config reg
0> IO-Bridge unità 0 init prova
0> IO-Bridge init 1 unità di prova
0> Do PLL reset
0> Impostazione tempi 7:1 a 10:1, il sistema di frequenza 183 MHz, 1281 MHz di frequenza della CPU

SC Alert: Host System Reset
0> Soft Power-on RST attraverso SW
0> Reset PLL .....
0> Init SB
0> Inizializzazione I2C Controller
0> Init CPU
0> Init MMU REGS
0> Impostazioni Cache L2
0> Cache L2 \u003d controllo 00000000.00f04400
0> Size \u003d 00.000.000,00100000 ...
0> Attiva il programma di installazione e DMMU
0> il programma di installazione DMMU Miss Handler
0> Scrub Mailbox
0> Timing è 7:1 10:1, sistema 183 MHz, CPU 1281 MHz, 128 MHz mem.
0> UltraSPARC [TM] IIII, Versione 2.4
1> Init CPU
2> Init CPU
3> Init CPU
1> UltraSPARC [TM] IIII, Versione 2.4
2> UltraSPARC [TM] IIII, Versione 2.4
3> UltraSPARC [TM] IIII, Versione 2.4
1> Init MMU REGS
2> Init MMU REGS
3> Init MMU REGS
1> il programma di installazione Cache L2
1> Cache L2 \u003d controllo 00000000.00f04400
1> Size \u003d 00.000.000,00100000 ...
2> Impostazioni Cache L2
2> \u003d Cache L2 controllo 00000000.00f04400
2> \u003d Dimensione 00.000.000,00100000 ...
3> Impostazioni Cache L2
3> Cache L2 \u003d controllo 00000000.00f04400
3> Size \u003d 00.000.000,00100000 ...
1> Attiva il programma di installazione e DMMU
2> Installazione e Attiva DMMU
3> Attiva il programma di installazione e DMMU
1> il programma di installazione DMMU Miss Handler
2> installazione DMMU Miss Handler
3> il programma di installazione DMMU Miss Handler
1> Scrub Mailbox
2> Scrub Mailbox
3> Scrub Mailbox
1> Timing è 7:1 10:1, sistema 183 MHz, CPU 1281 MHz, 128 MHz mem.
2> Timing è 7:1 10:1, sistema 183 MHz, CPU 1281 MHz, 128 MHz mem.
3> Timing è 7:1 10:1, sistema 183 MHz, CPU 1281 MHz, 128 MHz mem.
0> Init memoria .....
0> Sonda DIMM
1> Sonda DIMM
2> Sonda DIMM
3> Sonda DIMM
1> Init Mem Controller Sequenza
2> Init Mem Controller Sequenza
3> Init Mem Controller Sequenza
0> Init Mem Controller Sequenza
0> IO-Bridge unità 0 init prova
0> IO-Bridge init 1 unità di prova
0> Test di memoria .....
0> Seleziona Banca Config
0> Probe e il programma di installazione della memoria
0> INFO: 1024MB Banca 0, Dimm Tipo X4
0> INFO: 1024MB Banca 1, Dimm Tipo X4
0> INFO: 1024MB Banca 2, Dimm Tipo X4
0> INFO: 1024MB Banca 3, Dimm Tipo X4
0>
0> Dati Bitwalk sul Master
0> Test Banca 0.
0> Test Banca 1.
0> Test Banca 2.
0> Test Banca 3.
0> Indirizzo Bitwalk sul Master
0> Ind piedi mem test sulla CPU 0 Banca 0: 00000000.00000000 a 00.000.000,40000000.
0> Ind piedi mem test sulla CPU 0 Banca 1: 00000001.00000000 a 00.000.001,40000000.
0> Ind piedi mem test sulla CPU 0 Banca 2: 00000002.00000000 a 00.000.002,40000000.
0> Ind piedi mem test sulla CPU 0 Banca 3: 00000003.00000000 a 00.000.003,40000000.
0> Imposta Mailbox
0> Final MC1 è f0000026.3e781c4e.
0> il programma di installazione finale DMMU Diciture
0> Pubblica Immagine Regione Scrub
0> Esegui POSTO da memoria
1> Waiting for master CPU \u003d 0, timeout di 134 secondi ...
2> Waiting for master CPU \u003d 0, timeout di 134 secondi ...
3> Waiting for master CPU \u003d 0, timeout di 134 secondi ...
0> Verifica controllo sulla immagine copiata.
0> La memoria del valore è CHECKSUM aa23.
0> Il contenuto della memoria Dimensione valore è 80061.
0> Successo ... Di controllo sulla memoria convalidati.
1> Seleziona Banca Config
2> Seleziona Banca Config
3> Seleziona Banca Config
1> Probe e il programma di installazione della memoria
1> INFO: 1024MB Banca 0, Dimm Tipo X4
1> INFO: 1024MB Banca 1, Dimm Tipo X4
1> INFO: 1024MB Banca 2, Dimm Tipo X4
1> INFO: 1024MB Banca 3, Dimm Tipo X4
1>
2> Probe e il programma di installazione della memoria
2> INFO: 1024MB Banca 0, Dimm Tipo X4
2> INFO: 1024MB Banca 1, Dimm Tipo X4
2> INFO: 1024MB Banca 2, Dimm Tipo X4
2> INFO: 1024MB Banca 3, Dimm Tipo X4
2>
3> Probe e il programma di installazione della memoria
3> INFO: 1024MB Banca 0, Dimm Tipo X4
3> INFO: 1024MB Banca 1, Dimm Tipo X4
3> INFO: 1024MB Banca 2, Dimm Tipo X4
3> INFO: 1024MB Banca 3, Dimm Tipo X4
3>
1> Imposta Mailbox
2> Imposta Mailbox
3> Imposta Mailbox
1> Final MC1 è f0000026.3e781c4e.
2> Final MC1 è f0000026.3e781c4e.
3> Final MC1 è f0000026.3e781c4e.
0> Dati Bitwalk su Slave 1
0> Test Banca 0.
0> Test Banca 1.
0> Test Banca 2.
0> Test Banca 3.
0> Dati Bitwalk su Slave 2
0> Test Banca 0.
0> Test Banca 1.
0> Test Banca 2.
0> Test Banca 3.
0> Dati Bitwalk su Slave 3
0> Test Banca 0.
0> Test Banca 1.
0> Test Banca 2.
0> Test Banca 3.
0> Indirizzo Bitwalk su Slave 1
0> Ind piedi mem test sulla CPU 1 Banca 0: 00000010.00000000 a 00.000.010,40000000.
0> Ind piedi mem test sulla CPU 1 Banca 1: 00000011.00000000 a 00.000.011,40000000.
0> Ind piedi mem test sulla CPU 1 Banca 2: 00000012.00000000 a 00.000.012,40000000.
0> Ind piedi mem test sulla CPU 1 Banca 3: 00000013.00000000 a 00.000.013,40000000.
0> Indirizzo Bitwalk su Slave 2
0> Ind piedi mem test sulla CPU 2 Banca 0: 00000020.00000000 a 00.000.020,40000000.
0> Ind piedi mem test sulla CPU 2 Banca 1: 00000021.00000000 a 00.000.021,40000000.
0> Ind piedi mem test sulla CPU 2 Banca 2: 00000022.00000000 a 00.000.022,40000000.
0> Ind piedi mem test sulla CPU 2 Banca 3: 00000023.00000000 a 00.000.023,40000000.
0> Indirizzo Bitwalk su Slave 3
0> Ind piedi mem test sulla CPU 3 Bank 0: 00000030.00000000 a 00.000.030,40000000.
0> Ind piedi mem test sulla CPU 3 Banca 1: 00000031.00000000 a 00.000.031,40000000.
0> Ind piedi mem test sulla CPU 3 Banca 2: 00000032.00000000 a 00.000.032,40000000.
0> Ind piedi mem test sulla CPU 3 Banca 3: 00000033.00000000 a 00.000.033,40000000.
1> il programma di installazione finale DMMU Diciture
2> installazione definitiva DMMU Diciture
3> installazione definitiva DMMU Diciture
1> Mappa Slave POSTO comandante di memoria
2> Mappa Slave POSTO comandante di memoria
3> Mappa Slave POSTO comandante di memoria
1> I-Cache RAM Test
2> I-Cache RAM Test
3> I-Cache RAM Test
0> Test CPU Cache .....
1> I-Cache RAM Tag
2> I-Cache RAM Tag
3> I-Cache RAM Tag
0> I-Cache RAM Test
1> I-Cache Valide / Predict TAGS Test
2> I-Cache Valide / Predict TAGS Test
3> I-Cache Valide / Predict TAGS Test
0> I-Cache RAM Tag
1> I-Cache Snoop Tag Campo
2> I-Cache Snoop Tag Campo
3> I-Cache Snoop Tag Campo
0> I-Cache Valide / Predict TAGS Test
1> I-Cache Array Branch Predict Test
2> I-Cache Array Branch Predict Test
3> I-Cache Array Branch Predict Test
0> I-Cache Snoop Tag Campo
1> Branch Prediction Inizializzazione
2> Inizializzazione Branch Prediction
3> Branch Prediction Inizializzazione
0> I Predict Branch-Cache Array Test
1> D-Cache RAM
2> D-Cache RAM
3> D-Cache RAM
0> Branch Prediction Inizializzazione
1> D-Cache Tag
2> D-Cache Tag
3> D-Cache Tag
0> D-Cache RAM
1> D-Cache Micro Tag
2> D-Cache Micro Tag
3> D-Cache Micro Tag
0> D-Cache Tag
1> D-Cache SnoopTags Test
2> D-Cache SnoopTags Test
3> D-Cache SnoopTags Test
0> D-Cache Micro Tag
1> W-Cache RAM
2> W-Cache RAM
3> W-Cache RAM
0> D-Cache SnoopTags Test
1> W-Cache Tag
2> W-Cache Tag
3> W-Cache Tag
0> W-Cache RAM
1> W-Cache Valide bit Test
2> W-Cache Valide po 'di prova
3> W-Cache Valide po 'di prova
0> W-Cache Tag
1> W-Cache Banca po 'di prova valido
2> W-Cache Banca po 'di prova valido
3> W-Cache Banca po 'di prova valido
0> W-Cache Valide bit Test
1> W-Cache SnoopTAGS prova
2> W-Cache SnoopTAGS prova
3> W-Cache SnoopTAGS prova
0> W-Cache Banca po 'di prova valido
1> P-Cache RAM
2> P-Cache RAM
3> P-Cache RAM
0> W-Cache SnoopTAGS prova
1> P-Cache Tag
2> P-Cache Tag
3> P-Cache Tag
0> P-Cache RAM
1> P-Cache SnoopTags Test
2> P-Cache SnoopTags Test
3> P-Cache SnoopTags Test
0> P-Cache Tag
1> P-cache dei dati di prova di stato
2> P-cache dei dati di prova di stato
3> P-cache dei dati di prova di stato
0> P-Cache SnoopTags Test
1> 8k DMMU TLB 0 Dati
2> 8k DMMU TLB 0 Dati
3> 8k DMMU TLB 0 Dati
0> P-cache dei dati di prova di stato
1> 8k DMMU TLB 1 Dati
2> 8k DMMU TLB 1 Dati
3> 8k DMMU TLB 1 Dati
0> 8k DMMU TLB 0 Dati
1> 8k DMMU TLB 0 Tag
2> 8k DMMU TLB 0 Tag
3> 8k DMMU TLB 0 Tag
0> 8k DMMU TLB 1 Dati
1> 8k DMMU TLB 1 Tag
2> 8k DMMU TLB 1 Tag
3> 8k DMMU TLB 1 Tag
0> 8k DMMU TLB 0 Tag
1> 8k immu TLB dati
2> 8k immu TLB dati
3> 8k immu TLB dati
0> 8k DMMU TLB 1 Tag
1> 8k immu TLB Tag
2> 8k immu TLB Tag
3> 8k immu TLB Tag
0> 8k immu TLB dati
0> 8k immu TLB Tag
1> FPU Sentiero dei dati e registri
2> FPU Sentiero dei dati e registri
3> FPU Sentiero dei dati e registri
0> FPU Sentiero dei dati e registri
1> Sposta FPU Registri
2> Sposta FPU Registri
3> Sposta FPU Registri
0> Sposta FPU Registri
1> RSF di lettura / scrittura
2> RSF di lettura / scrittura
3> RSF di lettura / scrittura
0> RSF di lettura / scrittura
1> FPU Blocca Registrati Test
2> Test FPU Blocca Registrati
3> FPU Blocca Registrati Test
0> FPU Blocca Registrati Test
1> FPU Branch Istruzioni
2> FPU Branch Istruzioni
3> FPU Branch Istruzioni
0> FPU Branch Istruzioni
1> Test funzionali FPU
2> Test funzionali FPU
3> Test funzionali FPU
0> Test funzionali FPU
1> Scrub Memoria
2> Scrub Memoria
3> Memoria Scrub
0> Scrub Memoria
1> Flush Cache
2> Flush Cache
3> Flush Cache
0> Flush Cache
1> L2-Cache funzionale
2> L2-Cache funzionale
3> L2-Cache funzionale
0> Le prove di funzionamento della CPU .....
1> L2-Cache stress
2> L2-Cache stress
3> L2-Cache stress
0> L2-Cache funzionale
1> immu funzionale
2> immu funzionale
3> immu funzionale
0> L2-Cache stress
1> DMMU funzionale
2> DMMU funzionale
3> DMMU funzionale
0> immu funzionale
1> I-Cache funzionale
2> I-Cache funzionale
3> I-Cache funzionale
0> DMMU funzionale
1> I-Cache Parità funzionale
2> I-Cache Parità funzionale
3> I-Cache Parità funzionale
0> I-Cache funzionale
0> I-Cache Parità funzionale
1> I-Cache Parità Tag
2> I-Cache Parità Tag
3> I-Cache Parità Tag
0> I-Cache Parità Tag
1> I-Cache Snoop Parità Tag
2> I-Cache Snoop Parità Tag
3> I-Cache Snoop Parità Tag
0> I-Cache Snoop Parità Tag
1> D-Cache funzionale
2> D-Cache funzionale
3> D-Cache funzionale
1> D-Cache Parità funzionale
0> D-Cache funzionale
2> D-Cache Parità funzionale
3> D-Cache Parità funzionale
1> D-Cache Parità tag di prova
0> D-Cache Parità funzionale
2> D-Cache Parità Tag Test
3> D-Cache Parità Tag Test
1> W-Cache funzionale
0> D-Cache Parità Tag Test
2> W-Cache funzionale
3> W-Cache funzionale
1> Grafica funzionale
0> W-Cache funzionale
1> CPU Superscalar Spedizione
2> Grafica funzionale
3> Grafica funzionale
2> CPU Superscalar Spedizione
3> CPU Superscalar Spedizione
0> Grafica funzionale
1> Istruzione Test atomico SPARC
2> Istruzione Test atomico SPARC
3> Istruzione Test atomico SPARC
0> CPU Superscalar Spedizione
1> non SPARC atomico Istruzione Test
2> Non SPARC test atomico Istruzione
3> Non SPARC atomico Istruzione Test
0> Istruzione Test atomico SPARC
1> SOFTINT registro e Interrupt Test
2> SOFTINT registro e Interrupt Test
3> SOFTINT registro e Interrupt Test
0> Non SPARC atomico Istruzione Test
1> Filiale Memory Test
2> Filiale Memory Test
3> Filiale Memory Test
0> SOFTINT registro e Interrupt Test
1> Fast ECC prova
2> Fast ECC prova
3> Fast ECC prova
0> Filiale Memory Test
1> Sistema ECC prova
2> Sistema ECC prova
3> Sistema ECC prova
0> Fast ECC prova
0> Sistema ECC prova
0> XBus SRAM
0> IO-Bridge southbridge remap Devs
0> IO-Bridge test .....
0> JBUS rapido controllo
0> per IO-bridge_0
0> per IO-bridge_1
0> IO-Bridge unità 0 SRAM prova
0> IO-Bridge unità 0 reg prova
0> IO-Bridge unità 0 mem prova
0> IO-Bridge unità 0 PCI id prova
0> IO-Bridge unità 0 interrompere prova
0> IO-Bridge unit 1 SRAM prova
0> IO-Bridge unit 1 reg prova
0> IO-Bridge unit 1 mem prova
0> IO-Bridge unit 1 PCI id prova
0> IO-Bridge unit 1 interrompere prova
0> IO-Bridge unità 0 init prova
1> IO-Bridge unità 0 SRAM prova
1> IO-Bridge unità 0 reg prova
1> IO-Bridge unità 0 mem prova
1> IO-Bridge unità 0 PCI id prova
1> IO-Bridge unità 0 interrompere prova
1> IO-Bridge init 1 unità di prova
1> IO-Bridge unit 1 SRAM prova
1> IO-Bridge unit 1 reg prova
1> IO-Bridge unit 1 mem prova
1> IO-Bridge unit 1 PCI id prova
1> IO-Bridge unit 1 interrompere prova
1> IO-Bridge unità 0 init prova
2> IO-Bridge unità 0 SRAM prova
2> IO-Bridge unità 0 reg prova
2> IO-Bridge unità 0 mem prova
2> IO-Bridge unità 0 PCI id prova
2> IO-Bridge unità 0 interrompere prova
2> IO-Bridge init 1 unità di prova
2> IO-Bridge unit 1 SRAM prova
2> IO-Bridge unit 1 reg prova
2> IO-Bridge unit 1 mem prova
2> IO-Bridge unit 1 PCI id prova
2> IO-Bridge unit 1 interrompere prova
2> IO-Bridge unità 0 init prova
3> IO-Bridge unità 0 SRAM prova
3> IO-Bridge unità 0 reg prova
3> IO-Bridge unità 0 mem prova
3> IO-Bridge unità 0 PCI id prova
3> IO-Bridge unità 0 interrompere prova
3> IO-Bridge init 1 unità di prova
3> IO-Bridge unit 1 SRAM prova
3> IO-Bridge unit 1 reg prova
3> IO-Bridge unit 1 mem prova
3> IO-Bridge unit 1 PCI id prova
3> IO-Bridge unit 1 interrompere prova
3> Print Mem Config
1> Cache: Icache è accesa, Dcache è accesa, Wcache è accesa, Pcache è accesa.
1> Memory interleave set a 0
1> Bank 0 1024MB: 00.000.010,00000000 -> 00.000.010,40000000.
1> Banca 1 1024MB: 00.000.011,00000000 -> 00.000.011,40000000.
1> Banca 2 1024MB: 00.000.012,00000000 -> 00.000.012,40000000.
1> Banca 3 1024MB: 00.000.013,00000000 -> 00.000.013,40000000.
2> Print Mem Config
2> Cache: Icache è accesa, Dcache è accesa, Wcache è accesa, Pcache è accesa.
2> Memory interleave set a 0
2> Banca 0 1024MB: 00.000.020,00000000 -> 00.000.020,40000000.
2> Banca 1 1024MB: 00.000.021,00000000 -> 00.000.021,40000000.
2> Banca 2 1024MB: 00.000.022,00000000 -> 00.000.022,40000000.
2> Banca 3 1024MB: 00.000.023,00000000 -> 00.000.023,40000000.
3> Print Mem Config
3> Cache: Icache è accesa, Dcache è accesa, Wcache è accesa, Pcache è accesa.
3> Memory interleave set a 0
3> Banca 0 1024MB: 00.000.030,00000000 -> 00.000.030,40000000.
3> Banca 1 1024MB: 00.000.031,00000000 -> 00.000.031,40000000.
3> Banca 2 1024MB: 00.000.032,00000000 -> 00.000.032,40000000.
3> Banca 3 1024MB: 00.000.033,00000000 -> 00.000.033,40000000.
0> Print Mem Config
0> Caches: Icache è accesa, Dcache è accesa, Wcache è accesa, Pcache è accesa.
0> Memory interleave set a 0
0> Bank 0 1024MB: 00.000.000,00000000 -> 00.000.000,40000000.
0> Banca 1 1024MB: 00.000.001,00000000 -> 00.000.001,40000000.
0> Bank 2 1024MB: 00.000.002,00000000 -> 00.000.002,40000000.
0> Banca 3 1024MB: 00.000.003,00000000 -> 00.000.003,40000000.
1> Blocca Memoria
2> Blocca Memoria
3> Blocca Memoria
0> Blocca Memoria
1> Test 1073741824 bytes sulla banca 0 ....
2> Test 1073741824 bytes sulla banca 0 ....
3> Test 1073741824 bytes sulla banca 0 ....
0> Test 1067450368 bytes sulla banca 0 ....
0> 0% Fatto ...
0> 2% Fatto ...
0> 3% Fatto ...
0> 4% Fatto ...
0> 6% Fatto ...
0> 7% Fatto ...
0> 9% Fatto ...
0> 10% Fatto ...
0> 11% Fatto ...
0> 13% Fatto ...
0> 14% Fatto ...
0> 16% Fatto ...
0> 17% Fatto ...
0> 18% Fatto ...
0> 20% Fatto ...
0> 21% Fatto ...
0> 22% Fatto ...
0> 24% Fatto ...
0> 25% Fatto ...
0> 27% Fatto ...
0> 28% Fatto ...
0> 29% Fatto ...
0> 31% Fatto ...
0> 32% Fatto ...
0> 34% Fatto ...
0> 35% Fatto ...
0> 36% Fatto ...
0> 38% Fatto ...
0> 39% Fatto ...
0> 41% Fatto ...
0> 42% Fatto ...
0> 43% Fatto ...
0> 45% Fatto ...
0> 46% Fatto ...
0> 48% Fatto ...
0> 49% Fatto ...
0> 50% Fatto ...
0> 52% Fatto ...
0> 53% Fatto ...
0> 55% Fatto ...
0> 56% Fatto ...
0> 57% Fatto ...
0> 59% Fatto ...
0> 60% Fatto ...
0> 62% Fatto ...
0> 63% Fatto ...
0> 64% Fatto ...
0> 66% Fatto ...
0> 67% Fatto ...
0> 69% Fatto ...
0> 70% Fatto ...
0> 71% Fatto ...
0> 73% Fatto ...
0> 74% Fatto ...
0> 76% Fatto ...
0> 77% Fatto ...
0> 78% Fatto ...
0> 80% Fatto ...
0> 81% Fatto ...
0> 83% Fatto ...
0> 84% Fatto ...
0> 85% Fatto ...
0> 87% Fatto ...
0> 88% Fatto ...
0> 90% Fatto ...
0> 91% Fatto ...
1> Test 1073741824 bytes bancari 1 ....
2> Test 1073741824 bytes bancari 1 ....
3> Test 1073741824 bytes bancari 1 ....
0> 92% Fatto ...
0> 94% Fatto ...
0> 95% Fatto ...
0> 97% Fatto ...
0> 98% Fatto ...
0> 99% Fatto ...
0> Test 1073741824 bytes bancari 1 ....
0> 0% Fatto ...
0> 2% Fatto ...
0> 3% Fatto ...
0> 4% Fatto ...
0> 6% Fatto ...
0> 7% Fatto ...
0> 9% Fatto ...
0> 10% Fatto ...
0> 11% Fatto ...
0> 13% Fatto ...
0> 14% Fatto ...
0> 15% Fatto ...
0> 17% Fatto ...
0> 18% Fatto ...
0> 20% Fatto ...
0> 21% Fatto ...
0> 22% Fatto ...
0> 24% Fatto ...
0> 25% Fatto ...
0> 27% Fatto ...
0> 28% Fatto ...
0> 29% Fatto ...
0> 31% Fatto ...
0> 32% Fatto ...
0> 34% Fatto ...
0> 35% Fatto ...
0> 36% Fatto ...
0> 38% Fatto ...
0> 39% Fatto ...
0> 40% Fatto ...
0> 42% Fatto ...
0> 43% Fatto ...
0> 45% Fatto ...
0> 46% Fatto ...
0> 47% Fatto ...
0> 49% Fatto ...
0> 50% Fatto ...
0> 52% Fatto ...
0> 53% Fatto ...
0> 54% Fatto ...
0> 56% Fatto ...
0> 57% Fatto ...
0> 59% Fatto ...
0> 60% Fatto ...
0> 61% Fatto ...
0> 63% Fatto ...
0> 64% Fatto ...
0> 65% Fatto ...
0> 67% Fatto ...
0> 68% Fatto ...
0> 70% Fatto ...
0> 71% Fatto ...
0> 72% Fatto ...
0> 74% Fatto ...
0> 75% Fatto ...
0> 77% Fatto ...
0> 78% Fatto ...
0> 79% Fatto ...
0> 81% Fatto ...
1> Test 1073741824 bytes bancari 2 ....
2> Test 1073741824 bytes bancari 2 ....
3> Test 1073741824 bytes bancari 2 ....
0> 82% Fatto ...
0> 84% Fatto ...
0> 85% Fatto ...
0> 86% Fatto ...
0> 88% Fatto ...
0> 89% Fatto ...
0> 90% Fatto ...
0> 92% Fatto ...
0> 93% Fatto ...
0> 95% Fatto ...
0> 96% Fatto ...
0> 97% Fatto ...
0> 99% Fatto ...
0> Test 1073741824 bytes bancari 2 ....
0> 0% Fatto ...
0> 2% Fatto ...
0> 3% Fatto ...
0> 4% Fatto ...
0> 6% Fatto ...
0> 7% Fatto ...
0> 9% Fatto ...
0> 10% Fatto ...
0> 11% Fatto ...
0> 13% Fatto ...
0> 14% Fatto ...
0> 15% Fatto ...
0> 17% Fatto ...
0> 18% Fatto ...
0> 20% Fatto ...
0> 21% Fatto ...
0> 22% Fatto ...
0> 24% Fatto ...
0> 25% Fatto ...
0> 27% Fatto ...
0> 28% Fatto ...
0> 29% Fatto ...
0> 31% Fatto ...
0> 32% Fatto ...
0> 34% Fatto ...
0> 35% Fatto ...
0> 36% Fatto ...
0> 38% Fatto ...
0> 39% Fatto ...
0> 40% Fatto ...
0> 42% Fatto ...
0> 43% Fatto ...
0> 45% Fatto ...
0> 46% Fatto ...
0> 47% Fatto ...
0> 49% Fatto ...
0> 50% Fatto ...
0> 52% Fatto ...
0> 53% Fatto ...
0> 54% Fatto ...
0> 56% Fatto ...
0> 57% Fatto ...
0> 59% Fatto ...
0> 60% Fatto ...
0> 61% Fatto ...
0> 63% Fatto ...
0> 64% Fatto ...
0> 65% Fatto ...
0> 67% Fatto ...
0> 68% Fatto ...
0> 70% Fatto ...
0> 71% Fatto ...
0> 72% Fatto ...
1> Test 1073741824 bytes bancari 3 ....
2> Test 1073741824 bytes bancari 3 ....
3> Test 1073741824 bytes bancari 3 ....
0> 74% Fatto ...
0> 75% Fatto ...
0> 77% Fatto ...
0> 78% Fatto ...
0> 79% Fatto ...
0> 81% Fatto ...
0> 82% Fatto ...
0> 84% Fatto ...
0> 85% Fatto ...
0> 86% Fatto ...
0> 88% Fatto ...
0> 89% Fatto ...
0> 90% Fatto ...
0> 92% Fatto ...
0> 93% Fatto ...
0> 95% Fatto ...
0> 96% Fatto ...
0> 97% Fatto ...
0> 99% Fatto ...
0> Test 1073741824 bytes bancari 3 ....
0> 0% Fatto ...
0> 2% Fatto ...
0> 3% Fatto ...
0> 4% Fatto ...
0> 6% Fatto ...
0> 7% Fatto ...
0> 9% Fatto ...
0> 10% Fatto ...
0> 11% Fatto ...
0> 13% Fatto ...
0> 14% Fatto ...
0> 15% Fatto ...
0> 17% Fatto ...
0> 18% Fatto ...
0> 20% Fatto ...
0> 21% Fatto ...
0> 22% Fatto ...
0> 24% Fatto ...
0> 25% Fatto ...
0> 27% Fatto ...
0> 28% Fatto ...
0> 29% Fatto ...
0> 31% Fatto ...
0> 32% Fatto ...
0> 34% Fatto ...
0> 35% Fatto ...
0> 36% Fatto ...
0> 38% Fatto ...
0> 39% Fatto ...
0> 40% Fatto ...
0> 42% Fatto ...
0> 43% Fatto ...
0> 45% Fatto ...
0> 46% Fatto ...
0> 47% Fatto ...
0> 49% Fatto ...
0> 50% Fatto ...
0> 52% Fatto ...
0> 53% Fatto ...
0> 54% Fatto ...
0> 56% Fatto ...
0> 57% Fatto ...
0> 59% Fatto ...
0> 60% Fatto ...
0> 61% Fatto ...
0> 63% Fatto ...
0> 64% Fatto ...
0> 65% Fatto ...
0> 67% Fatto ...
0> 68% Fatto ...
0> 70% Fatto ...
0> 71% Fatto ...
0> 72% Fatto ...
0> 74% Fatto ...
0> 75% Fatto ...
0> 77% Fatto ...
0> 78% Fatto ...
0> 79% Fatto ...
0> 81% Fatto ...
0> 82% Fatto ...
0> 84% Fatto ...
0> 85% Fatto ...
0> 86% Fatto ...
0> 88% Fatto ...
0> 89% Fatto ...
0> 90% Fatto ...
0> 92% Fatto ...
0> 93% Fatto ...
0> 95% Fatto ...
0> 96% Fatto ...
0> 97% Fatto ...
0> 99% Fatto ...
0> INFO:
0> POST Passed tutti i dispositivi.
0>
0> POST: Return to OBP.

SC Alert: Host System Reset

@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Compensazione TLBs
POST Results: Cpu 0000.0000.0000.0003
O0% \u003d 0000.0000.0000.0000% o1 \u003d ffff.ffff.f00a.3f61% o2 \u003d ffff.ffff.ffff.ffff
POST Results: Cpu 0000.0000.0000.0002
O0% \u003d 0000.0000.0000.0000% o1 \u003d ffff.ffff.f00a.3f61% o2 \u003d ffff.ffff.ffff.ffff
POST Results: Cpu 0000.0000.0000.0001
O0% \u003d 0000.0000.0000.0000% o1 \u003d ffff.ffff.f00a.3f61% o2 \u003d ffff.ffff.ffff.ffff
POST Results: Cpu 0000.0000.0000.0000
O0% \u003d 0000.0000.0000.0000% o1 \u003d ffff.ffff.f00a.3f61% o2 \u003d ffff.ffff.ffff.ffff
Membase: 0000.0000.0000.0000
MemSize: 0000.0000.0004.0000
Init CPU array Fatto
Init E Fatto $ tag
Impostazione TLB (piccola impronta mode) Fatto
MMUs SU
Scrubbing Tomatillo tag ... 0 1
Trova dropin, Fatto Copia, taglia 0000.0000.0000.65f0
PC \u003d 0000.07ff.f000.5400
PC \u003d 0000.0000.0000.54f8
Trova dropin, Fatto Copia, taglia 0000.0000.0001.0e70
ttya inizializzato
0 CPU Speed: 1281 Mhz, rapporto 7:1, ECCR: f00c00
1 CPU Speed: 1281 Mhz, rapporto 7:1, ECCR: f00c00
2 CPU Speed: 1281 Mhz, rapporto 7:1, ECCR: f00c00
3 CPU Speed: 1281 Mhz, rapporto 7:1, ECCR: f00c00

0 CPU Memoria di configurazione: Valido
Memoria di configurazione della CPU 1: Valido
2 CPU Memoria di configurazione: Valido
CPU 3 Memoria di configurazione: Valido
CPU 0 Banca 0 1024 MB 1 1024 Banca MB Banca 2 1024 MB Banca 3 1024 MB
CPU 1 Banca 0 1024 MB 1 1024 Banca MB Banca 2 1024 MB Banca 3 1024 MB
CPU 2 Banca 0 1024 MB 1 1024 Banca MB Banca 2 1024 MB Banca 3 1024 MB
CPU 3 Banca 0 1024 MB 1 1024 Banca MB Banca 2 1024 MB Banca 3 1024 MB
Master CPU 3 Membase: 3300000000 Memsize: 40000000


@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Compensazione TLBs
Configurazione di Caricamento
Membase: 0000.0033.0000.0000
MemSize: 0000.0000.4000.0000
Init CPU array Fatto
Init E Fatto $ tag
Impostazione TLB Fatto
MMUs SU
Scrubbing Tomatillo tag ... 0 1
Blocca Scrubbing Fatto
Trova dropin, Fatto Copia, taglia 0000.0000.0000.65f0
PC \u003d 0000.07ff.f000.5400
PC \u003d 0000.0000.0000.54f8
Trova dropin, (copia), la decompressione Fatto, Dimensione 0000.0000.0006.60c0
ttya inizializzato
Reset del sistema: CPU Reset (SPOR)
JBUS PCI-ponte
JBUS PCI-ponte
Probing JBUS a 0,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS al 1,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS al 2,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS a 3,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS a 1c, 0 pci ppm
Probing JBUS a 1d, 0 pci
Probing JBUS a 1e, 0 pci ppm
Probing JBUS a 1f, 0 pci i2c nvram idprom
Caricamento Supporto Bouquet: kbd-traduttore OBP-tftp SUNW, i2c-ariete-device
SUNW, FRU-device
Caricamento conducenti a bordo:
Probing / pci @ 1e, 600000 Dispositivo 7 ISA flashprom rtc i2c i2c-ponte
i2c-bridge temperatura gpio gpio gpio gpio hardware e monitor
temperatura temperatura temperatura temperatura del sensore
madre-FRU-prom alimentazione-FRU-FRU-prom rmc-prom
scsi-FRU-prom alimentazione-FRU-prom-DIMM-DIMM spd spd spd-DIMM
DIMM SPD-cpu-FRU-DIMM prom-spd-DIMM DIMM-spd spd spd-DIMM
cpu-FRU-prom-DIMM-DIMM spd spd spd DIMM-DIMM-spd cpu-FRU-prom
DIMM-DIMM spd spd-DIMM-DIMM spd spd-cpu-FRU-prom-generatore di clock
potere di serie di serie di serie rmc-comm
Inizializzazione di soglie di temperatura di arresto per CPU
CPU 0 Banca 0 base 0 dimensione 1024 MB
CPU 0 Banca 1 base 100000000 dimensione 1024 MB
2 CPU 0 Banca base 200000000 dimensioni 1024 MB
CPU 0 Banca 3 dimensioni 300000000 base 1024 MB
CPU 1 Banca 0 base 1000000000 dimensione 1024 MB
CPU 1 Banca 1 base 1100000000 dimensione 1024 MB
CPU 1 Banca 2 base 1200000000 dimensioni 1024 MB
CPU 1 Banca 3 dimensioni 1300000000 base 1024 MB
CPU 2 Banca 0 base 2000000000 dimensioni 1024 MB
2 CPU Banca 1 base 2100000000 dimensione 1024 MB
2 CPU 2 Banca base 2200000000 dimensioni 1024 MB
CPU 2 Banca 3 dimensioni 2300000000 base 1024 MB
Banca 0 CPU 3 dimensioni 3000000000 base 1024 MB
Banca 1 CPU 3 dimensioni 3100000000 base 1024 MB
Banca 2 CPU 3 dimensioni 3200000000 base 1024 MB
Banca 3 CPU 3 dimensioni 3300000000 base 1024 MB
Probing / pci @ 1e, 600000 Dispositivo 2 Nulla ci
Probing / pci @ 1e, 600000 Dispositivo 3 Nulla ci
Probing / pci @ 1e, 600000 Dispositivo 4 Nulla ci
Probing / pci @ 1e, 600000 Dispositivo 6 pmu gpio
Probing / pci @ 1e, 600000 periferiche USB
Probing / pci @ 1e, 600000 periferiche usb b
Probing / pci @ 1e, 600000 Dispositivo d ide disco CD-Rom
Probing / pci @ 1f, 700000 periferiche di rete 1
Probing / pci @ 1f, 700000 periferiche SCSI 2 nastro SCSI a nastro
Probing / pci @ 1c, 600000 Dispositivo 1 Nulla ci
Probing / pci @ 1c, 600000 periferiche di rete 2
Probing / pci @ 1d, 700000 Dispositivo 1 Nulla ci
Probing / pci @ 1d, 700000 Dispositivo 2 Nulla ci
schermo non trovato.
tastiera non trovato.
Tasti di scelta non sono presenti. Uso ttya per input e output.
Reset del sistema: CPU Reset (SPOR)
JBUS PCI-ponte
JBUS PCI-ponte
Probing JBUS a 0,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS al 1,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS al 2,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS a 3,0 SUNW, UltraSPARC-III (1281 MHz @ 7:1, 1 MB)
controller di memoria
Probing JBUS a 1c, 0 pci ppm
Probing JBUS a 1d, 0 pci
Probing JBUS a 1e, 0 pci ppm
Probing JBUS a 1f, 0 pci i2c nvram idprom
Caricamento Supporto Bouquet: kbd-traduttore OBP-tftp SUNW, i2c-ariete-device
SUNW, FRU-device
Caricamento conducenti a bordo:
Probing / pci @ 1e, 600000 Dispositivo 7 ISA flashprom rtc i2c i2c-ponte
i2c-bridge temperatura gpio gpio gpio gpio hardware e monitor
temperatura temperatura temperatura temperatura del sensore
madre-FRU-prom alimentazione-FRU-FRU-prom rmc-prom
scsi-FRU-prom alimentazione-FRU-prom-DIMM-DIMM spd spd spd-DIMM
DIMM SPD-cpu-FRU-DIMM prom-spd-DIMM DIMM-spd spd spd-DIMM
cpu-FRU-prom-DIMM-DIMM spd spd spd DIMM-DIMM-spd cpu-FRU-prom
DIMM-DIMM spd spd-DIMM-DIMM spd spd-cpu-FRU-prom-generatore di clock
potere di serie di serie di serie rmc-comm
Inizializzazione di soglie di temperatura di arresto per CPU
CPU 0 Banca 0 base 0 dimensione 1024 MB
CPU 0 Banca 1 base 100000000 dimensione 1024 MB
2 CPU 0 Banca base 200000000 dimensioni 1024 MB
CPU 0 Banca 3 dimensioni 300000000 base 1024 MB
CPU 1 Banca 0 base 1000000000 dimensione 1024 MB
CPU 1 Banca 1 base 1100000000 dimensione 1024 MB
CPU 1 Banca 2 base 1200000000 dimensioni 1024 MB
CPU 1 Banca 3 dimensioni 1300000000 base 1024 MB
CPU 2 Banca 0 base 2000000000 dimensioni 1024 MB
2 CPU Banca 1 base 2100000000 dimensione 1024 MB
2 CPU 2 Banca base 2200000000 dimensioni 1024 MB
CPU 2 Banca 3 dimensioni 2300000000 base 1024 MB
Banca 0 CPU 3 dimensioni 3000000000 base 1024 MB
Banca 1 CPU 3 dimensioni 3100000000 base 1024 MB
Banca 2 CPU 3 dimensioni 3200000000 base 1024 MB
Banca 3 CPU 3 dimensioni 3300000000 base 1024 MB
Probing / pci @ 1e, 600000 Dispositivo 2 Nulla ci
Probing / pci @ 1e, 600000 Dispositivo 3 Nulla ci
Probing / pci @ 1e, 600000 Dispositivo 4 Nulla ci
Probing / pci @ 1e, 600000 Dispositivo 6 pmu gpio
Probing / pci @ 1e, 600000 periferiche USB
Probing / pci @ 1e, 600000 periferiche usb b
Probing / pci @ 1e, 600000 Dispositivo d ide disco CD-Rom
Probing / pci @ 1f, 700000 periferiche di rete 1
Probing / pci @ 1f, 700000 periferiche SCSI 2 nastro SCSI a nastro
Probing / pci @ 1c, 600000 Dispositivo 1 Nulla ci
Probing / pci @ 1c, 600000 periferiche di rete 2
Probing / pci @ 1d, 700000 Dispositivo 1 Nulla ci
Probing / pci @ 1d, 700000 Dispositivo 2 Nulla ci

Sun Fire V440, No Keyboard
Copyright 1998-2004 Sun Microsystems, Inc. Tutti i diritti riservati.
OpenBoot 4.13.0, 16384 MB di memoria installata, Serial # 61229739.
Ethernet address 0:3: ba: a6: 4a: ab, Host ID: 83a64aab.




Esecuzione script obdiag diagnostico / normale

Testing / pci @ 1f, 700000/network @ 1
Testing / pci @ 1e, 600000/ide @ d
Testing / pci @ 1e, 600000/isa @ 7/flashprom @ 2,0
Testing / pci @ 1e, 600000/isa @ 7/serial @ 0,2 E8
Testing / pci @ 1e, 600000/isa @ 7/serial @ 0,3 f8
Testing / pci @ 1e, 600000/isa @ 7/rtc @ 0,70
Testing / pci @ 1e, 600000/isa @ 7/i2c @ 0320: test \u003d (gpio@0.42, gpio@0.44, gpio@0.46, gpio@0.48)
Testing / pci @ 1e, 600000/isa @ 7/i2c @ 0320: prove hardware-monitor@0.5c \u003d ()
Testing / pci @ 1e, 600000/isa @ 7/i2c @ 0320: prove temperature-sensor@0.9c \u003d ()
Testing / pci @ 1c, 600000/network @ 2
Testing / pci @ 1f, 700000/scsi @ 2,1
Testing / pci @ 1f, 700000/scsi @ 2


Inizializzazione 1MB di memoria a addr 333ff14000 --

Inizializzazione 1MB di memoria a addr 333fee0000 --

Inizializzazione di 13MB di memoria a addr 333f000000 - --

Inizializzazione 1008MB di memoria a addr 3300000000 --

Inizializzazione 1024MB di memoria a addr 3200000000 / --

Inizializzazione 1024MB di memoria a addr 3100000000 / --

Inizializzazione 1024MB di memoria a addr 3000000000 / --

Inizializzazione 1024MB di memoria a addr 2300000000 / --

Inizializzazione 1024MB di memoria a addr 2200000000 / --

Inizializzazione 1024MB di memoria a addr 2100000000 / --

Inizializzazione 1024MB di memoria a addr 2000000000 / --

Inizializzazione 1024MB di memoria a addr 1300000000 / --

Inizializzazione 1024MB di memoria a addr 1200000000 / --

Inizializzazione 1024MB di memoria a addr 1100000000 / --

Inizializzazione 1024MB di memoria a addr 1000000000 / --

Inizializzazione 1024MB di memoria a addr 300000000 / --

Inizializzazione 1024MB di memoria a addr 200000000 / --

Inizializzazione 1024MB di memoria a addr 100000000 / --

Inizializzazione 1024MB di memoria a addr 0 / --


(3) ok
(3) ok
(3) ok show-post-risultati
Power On Selftest Passed







Io non sono in grado di individuare qualsiasi problema hardware fino ad ora. Quindi, può una qualsiasi guida mi dove può essere il problema.

Anch'io vorrei condividere il mio punto di vista è che ritengo che si tratti di un problema con la CPU non. 3. Ho concluso, sulla base del fatto che se si cerca "CPU 0000.0000.0000.0003" parole-chiave, il testo che ho scritto fino ad ora, ci troveremo di due volte, mentre uno ottenere errore di sistema prima di arrivare secondo e reimpostare troveremo in diagonstic la prova di uscita di cui ho incollalo qui. Si prega di fare vorrei sapere se mi sbaglio o destra.

Saluti