Hola

Estoy ahora mismo frente a un extraño problema de hardware. Sistema de conseguir arrancar con el siguiente error:

Error Fatal Restablecer
CPU 0000.0000.0000.0003 AFSR 0100.0000.0000.0000 SCE
AFAR 0000.07c6.0000.1000
SC Alert: Host Restaurar Sistema

Que suceda 4 o 5 veces y obtener el mismo error cada time.I también trataremos de dar de alta carga en el servidor y también saber que los procesos son adecuadamente el cambio entre todos los CPUs.It me parece un problema de hardware. Luego ejecutar un sistema de diagnóstico de hardware también, pero didnot encuentra algún error también como resultado PUESTOS pasan y su salida es

@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Borrado de TLBs
Power-On Restablecer
Encendido de ejecución SelfTest
0>
0 >@(#) Sun Fire [TM] V440, Netra [TM] 440 PUESTOS 4.13.0 2004/01/16 12:35
/ dat/fw/common-source/firmware_re/post/post-build-4.13.0/Fiesta/chalupa/integrated (firmware_re)
0> Copyright © 2004 Sun Microsystems, Inc. Todos los derechos reservados
Domingo PROPIEDAD / CONFIDENCIAL.
Uso está sujeto a los términos de la licencia.
0> RST PowerUp duro a través de SW
0> OBP-> Llamada a PUESTOS% O0 \u003d 00000000,01014000.
0> Diag nivel ajustado a MAX.
0> verbosidad nivel fijado a 0.
0> MFG scrpt modo conjunto NORM
0> E / S del puerto serie a TTYA.
0> Inicio Selftest .....
0> CPUs en el sistema actual: 0 1 2 3
0> Prueba de CPU (s ).....
0> inicio SB
0> Iniciar I2C Contralor
0> Caché L2 Etiquetas de prueba
0> inicio de CPU
0> DMMU
0> DMMU TLB DATOS RAM Acceso
0> DMMU TLB Acceso TAGS
0> inmu Registros de Acceso
0> inmu TLB DATOS RAM Acceso
0> inmu TLB Acceso TAGS
0> inicio MMU regs
0> Configuración de Caché L2
0> \u003d L2 Cache Control 00000000.00f04400
0> \u003d Tamaño 00000000,00100000 ...
0> Friegue y configuración de caché L2
0> Activar el programa de instalación y DMMU
0> Configuración DMMU Miss manipuladora
0> Prueba buzón
0> Friegue buzón
0> CPU y Tick Tick Comparar los registros de los ensayos
0> CPU y Stick Stick Comparar los registros de los ensayos
0> Configurar Calendario
0> UltraSPARC [TM] IIIi, versión 2.4
1> Caché L2 Etiquetas de prueba
2> L2 Cache Etiquetas de prueba
3> Caché L2 Etiquetas de prueba
1> inicio de CPU
2> inicio de CPU
3> inicio de CPU
1> UltraSPARC [TM] IIIi, versión 2.4
2> UltraSPARC [TM] IIIi, versión 2.4
3> UltraSPARC [TM] IIIi, versión 2.4
1> DMMU
2> DMMU
3> DMMU
1> DMMU TLB DATOS RAM Acceso
2> DMMU TLB DATOS RAM Acceso
3> DMMU TLB DATOS RAM Acceso
1> DMMU TLB Acceso TAGS
2> Acceso DMMU TLB TAGS
3> DMMU TLB Acceso TAGS
1> inmu Registros de Acceso
2> inmu Registros de Acceso
3> inmu Registros de Acceso
1> inmu TLB DATOS RAM Acceso
2> inmu TLB DATOS RAM Acceso
3> inmu TLB DATOS RAM Acceso
1> inmu TLB Acceso TAGS
2> Acceso inmu TLB TAGS
3> inmu TLB Acceso TAGS
1> inicio MMU regs
2> inicio MMU regs
3> inicio MMU regs
1> Configuración de Caché L2
1> \u003d L2 Cache Control 00000000.00f04400
1> \u003d Tamaño 00000000,00100000 ...
2> Configuración de Caché L2
2> L2 Cache Control \u003d 00000000.00f04400
2> \u003d Tamaño 00000000,00100000 ...
3> Configuración de Caché L2
3> \u003d L2 Cache Control 00000000.00f04400
3> \u003d Tamaño 00000000,00100000 ...
1> Friegue y configuración de caché L2
2> Friegue y configuración de caché L2
3> Friegue y configuración de caché L2
1> El programa de instalación y habilitar DMMU
2> El programa de instalación y habilitar DMMU
3> El programa de instalación y habilitar DMMU
1> Configuración DMMU Miss manipuladora
2> Configuración DMMU Miss manipuladora
3> Configuración DMMU Miss manipuladora
1> Prueba buzón
2> Prueba buzón
3> Prueba buzón
1> Friegue buzón
2> Friegue buzón
3> Friegue buzón
1> CPU y Tick Tick Comparar los registros de los ensayos
2> CPU y Tick Tick Comparar los registros de los ensayos
3> CPU y Tick Tick Comparar los registros de los ensayos
1> CPU y Stick Stick Comparar los registros de los ensayos
2> CPU y Stick Stick Comparar los registros de los ensayos
3> CPU y Stick Stick Comparar los registros de los ensayos
1> Configuración Int. Manipuladores
2> Configuración Int. Manipuladores
0> Interrupción Crosscall .....
3> Configuración Int. Manipuladores
0> Configuración Int. Manipuladores
0> Enviar Int. 1 CPU
0> Enviar Int. 2 CPU
0> Enviar Int. 3 CPU
1> Enviar a Master CPU Int.
2> Enviar a Master CPU Int.
3> Enviar a Master CPU Int.
0> MB: Parte-Dash-Rev #: 5016344-09-50 serie #: 052808
0> CPU0: Parte-Dash-Rev #: 5016370-04-51 serie #: 063736
0> CPU1: Parte-Dash-Rev #: 5016370-04-51 serie #: 036855
0> CPU2: Parte-Dash-Rev #: 5016370-04-51 serie #: 026118
0> CPU3: Parte-Dash-Rev #: 5016370-04-51 serie #: 026276
0> CPU0 DIMM B0/D0 J0601:
0> Parte #: M3 12L2828ET0-CA2 serie #: 03097afe Fecha Código: 0425 Rev #: 3045
0> CPU0 DIMM B0/D1 J0602:
0> Parte #: M3 12L2828ET0-CA2 serie #: 030c7ad1 Fecha Código: 0425 Rev #: 3045
0> CPU0 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 serie #: 030d7b02 Fecha Código: 0425 Rev #: 3045
0> CPU0 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 serie #: 030f7ad4 Fecha Código: 0425 Rev #: 3045
0> CPU1 DIMM B0/D0 J0601:
0> Parte #: 72D128521GR7B No. de Serie: 021f4814 Fecha Código: 0427 Rev #: 020e
0> CPU1 DIMM B0/D1 J0602:
0> Parte #: 72D128521GR7B No. de Serie: 040e4c24 Fecha Código: 0424 Rev #: 020e
0> CPU1 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 serie #: 0305a7be Fecha Código: 0451 Rev #: 3045
0> CPU1 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 serie #: 030b8849 Fecha Código: 0506 Rev #: 3045
0> CPU2 DIMM B0/D0 J0601:
0> Parte #: 72D128521GR7B serie #: 02036716 Fecha Código: 0424 Rev #: 020e
0> CPU2 DIMM B0/D1 J0602:
0> Parte #: 72D128521GR7B No. de Serie: 021f4816 Fecha Código: 0427 Rev #: 020e
0> CPU2 DIMM B1/D0 J0701:
0> Parte #: 36VDDT12872G-26AC0 serie #: Fecha 1b53f301 Código: 040C Rev #: 0000
0> CPU2 DIMM B1/D1 J0702:
0> Parte #: 36VDDT12872G-26AC0 serie #: Fecha 1b53f304 Código: 040C Rev #: 0000
0> CPU3 DIMM B0/D0 J0601:
0> Parte #: 36VDDT12872G-26AC0 serie #: Fecha 1b53f2fb Código: 040C Rev #: 0000
0> CPU3 DIMM B0/D1 J0602:
0> Parte #: 36VDDT12872G-26AC0 serie #: Fecha 1b53f2f6 Código: 040C Rev #: 0000
0> CPU3 DIMM B1/D0 J0701:
0> Parte #: M3 12L2828ET0-CA2 serie #: 0310a66a Fecha Código: 0451 Rev #: 3045
0> CPU3 DIMM B1/D1 J0702:
0> Parte #: M3 12L2828ET0-CA2 serie #: 030e89be Fecha Código: 0506 Rev #: 3045
0> Ajuste de CPU / Sistema de velocidad
0 >........
0> Enviar MC Temporización CPU 1
0> Enviar MC Calendario 2 CPU
0> Enviar MC Temporización CPU 3
0> Memoria de inicio .....
0> Sonda de módulos DIMM
1> Sonda de módulos DIMM
2> Sonda de módulos DIMM
3> Sonda de módulos DIMM
1> inicio Mem. Contralor Regs
2> inicio Mem. Contralor Regs
3> inicio Mem. Contralor Regs
0> inicio Mem. Contralor Regs
1> Conjunto de configuración de registro JBUS
2> Ajuste de configuración de registro JBUS
3> Ajuste de configuración de registro JBUS
0> Ajuste de configuración de registro JBUS
0> IO-Puente de la unidad de inicio de prueba 0
0> IO-Puente de la unidad 1 de inicio de prueba
0> Do PLL restablecer
0> Configurar calendario 7:1 a 10:1, el sistema de frecuencia 183 MHz, 1281 MHz, la frecuencia de la CPU

SC Alert: Host Restaurar Sistema
0> en el poder blando-RST a través de SW
0> PLL Restabl .....
0> inicio SB
0> Iniciar I2C Contralor
0> inicio de CPU
0> inicio MMU regs
0> Configuración de Caché L2
0> \u003d L2 Cache Control 00000000.00f04400
0> \u003d Tamaño 00000000,00100000 ...
0> Activar el programa de instalación y DMMU
0> Configuración DMMU Miss manipuladora
0> Friegue buzón
0> El tiempo es 7:1 10:1, sistema de 183 MHz, 1281 MHz CPU, 128 MHz mem.
0> UltraSPARC [TM] IIIi, versión 2.4
1> inicio de CPU
2> inicio de CPU
3> inicio de CPU
1> UltraSPARC [TM] IIIi, versión 2.4
2> UltraSPARC [TM] IIIi, versión 2.4
3> UltraSPARC [TM] IIIi, versión 2.4
1> inicio MMU regs
2> inicio MMU regs
3> inicio MMU regs
1> Configuración de Caché L2
1> \u003d L2 Cache Control 00000000.00f04400
1> \u003d Tamaño 00000000,00100000 ...
2> Configuración de Caché L2
2> L2 Cache Control \u003d 00000000.00f04400
2> \u003d Tamaño 00000000,00100000 ...
3> Configuración de Caché L2
3> \u003d L2 Cache Control 00000000.00f04400
3> \u003d Tamaño 00000000,00100000 ...
1> El programa de instalación y habilitar DMMU
2> El programa de instalación y habilitar DMMU
3> El programa de instalación y habilitar DMMU
1> Configuración DMMU Miss manipuladora
2> Configuración DMMU Miss manipuladora
3> Configuración DMMU Miss manipuladora
1> Friegue buzón
2> Friegue buzón
3> Friegue buzón
1> El tiempo es 7:1 10:1, sistema de 183 MHz, 1281 MHz CPU, 128 MHz mem.
2> El tiempo es 7:1 10:1, sistema de 183 MHz, 1281 MHz CPU, 128 MHz mem.
3> El tiempo es 7:1 10:1, sistema de 183 MHz, 1281 MHz CPU, 128 MHz mem.
0> Memoria de inicio .....
0> Sonda de módulos DIMM
1> Sonda de módulos DIMM
2> Sonda de módulos DIMM
3> Sonda de módulos DIMM
1> Controlador Esta secuencia de inicio
2> Controlador Esta secuencia de inicio
3> Controlador Esta secuencia de inicio
0> Controlador Esta secuencia de inicio
0> IO-Puente de la unidad de inicio de prueba 0
0> IO-Puente de la unidad 1 de inicio de prueba
0> Test de memoria .....
0> Banco Seleccione Configuración
0> sonda y configuración de memoria
0> INFO: 1024MB Banco 0, Dimm Tipo de X4
0> INFO: 1024MB Banco 1, Tipo de X4 Dimm
0> INFO: 1024MB Banco 2, Tipo de X4 Dimm
0> INFO: 1024MB Banco 3, Tipo de X4 Dimm
0>
0> Datos sobre Bitwalk Master
0> Prueba Banco 0.
0> Banco de prueba 1.
0> Banco de prueba 2.
0> Banco de prueba 3.
0> Master en Dirección Bitwalk
0> Dir. pie prueba miembros de la CPU 0 Banco 0: 00000000.00000000 a 00000000,40000000.
0> Dir. pie prueba miembros de la CPU 0 Banco 1: 00000001.00000000 a 00000001,40000000.
0> Dir. pie prueba miembros de la CPU 0 Banco 2: 00000002.00000000 a 00000002,40000000.
0> Dir. pie prueba miembros de la CPU 0 Banco 3: 00000003.00000000 a 00000003,40000000.
0> Configurar Buzón
0> Final MC1 es f0000026.3e781c4e.
0> Configuración final DMMU entradas
0> Publicar Imagen Región Scrub
0> Ejecutar puesto de Memoria
1> Esperando maestro CPU \u003d 0, tiempo de espera en 134 segundos ...
2> Esperando maestro CPU \u003d 0, tiempo de espera en 134 segundos ...
3> Esperando maestro CPU \u003d 0, tiempo de espera en 134 segundos ...
0> Verificación de comprobación de imagen copiada.
0> La memoria del CHECKSUM valor aa23.
0> La memoria del Contenido Tamaño valor 80061.
0> Éxito ... Checksum de la memoria Validado.
1> Banco Seleccione Configuración
2> Banco Seleccione Configuración
3> Banco Seleccione Configuración
1> sonda y configuración de memoria
1> INFO: 1024MB Banco 0, Dimm Tipo de X4
1> INFO: 1024MB Banco 1, Tipo de X4 Dimm
1> INFO: 1024MB Banco 2, Tipo de X4 Dimm
1> INFO: 1024MB Banco 3, Tipo de X4 Dimm
1>
2> sonda y configuración de memoria
2> INFO: 1024MB Banco 0, Dimm Tipo de X4
2> INFO: 1024MB Banco 1, Tipo de X4 Dimm
2> INFO: 1024MB Banco 2, Tipo de X4 Dimm
2> INFO: 1024MB Banco 3, Tipo de X4 Dimm
2>
3> sonda y configuración de memoria
3> INFO: 1024MB Banco 0, Dimm Tipo de X4
3> INFO: 1024MB Banco 1, Tipo de X4 Dimm
3> INFO: 1024MB Banco 2, Tipo de X4 Dimm
3> INFO: 1024MB Banco 3, Tipo de X4 Dimm
3>
1> Configurar Buzón
2> Configurar Buzón
3> Configurar Buzón
1> Final MC1 es f0000026.3e781c4e.
2> Final MC1 es f0000026.3e781c4e.
3> Final MC1 es f0000026.3e781c4e.
0> Datos sobre Bitwalk Slave 1
0> Prueba Banco 0.
0> Banco de prueba 1.
0> Banco de prueba 2.
0> Banco de prueba 3.
0> Datos sobre Bitwalk Esclavo 2
0> Prueba Banco 0.
0> Banco de prueba 1.
0> Banco de prueba 2.
0> Banco de prueba 3.
0> Datos sobre Bitwalk Slave 3
0> Prueba Banco 0.
0> Banco de prueba 1.
0> Banco de prueba 2.
0> Banco de prueba 3.
0> Dirección Bitwalk en slave 1
0> Dir. pie prueba miembros de la CPU 1 Banco 0: 00000010.00000000 a 00000010,40000000.
0> Dir. pie prueba miembros de la CPU 1 Banco 1: 00000011.00000000 a 00000011,40000000.
0> Dir. pie prueba miembros de la CPU 1 Banco 2: 00000012.00000000 a 00000012,40000000.
0> Dir. pie prueba miembros de la CPU 1 Banco 3: 00000013.00000000 a 00000013,40000000.
0> Dirección Bitwalk en Slave 2
0> Dir. pie prueba miembros de la CPU 2 Banco 0: 00000020.00000000 a 00000020,40000000.
0> Dir. pie prueba miembros de la CPU 2 Banco 1: 00000021.00000000 a 00000021,40000000.
0> Dir. pie prueba miembros de la CPU 2 Banco 2: 00000022.00000000 a 00000022,40000000.
0> Dir. pie prueba miembros de la CPU 2 Banco 3: 00000023.00000000 a 00000023,40000000.
0> Dirección Bitwalk en Slave 3
0> Dir. pie prueba miembros de la CPU 3 Bank 0: 00000030.00000000 a 00000030,40000000.
0> Dir. pie prueba miembros de la CPU 3 Banco 1: 00000031.00000000 a 00000031,40000000.
0> Dir. pie prueba miembros de la CPU 3 Bank 2: 00000032.00000000 a 00000032,40000000.
0> Dir. pie prueba miembros de la CPU 3 Banco 3: 00000033.00000000 a 00000033,40000000.
1> Configuración final DMMU entradas
2> Configuración final DMMU entradas
3> Configuración final DMMU entradas
1> Mapa slave PUESTOS dominar la memoria
2> Mapa slave PUESTOS dominar la memoria
3> Mapa slave PUESTOS dominar la memoria
1> I-Cache RAM Test
2> I-Cache RAM Test
3> I-Cache RAM Test
0> Prueba CPU caches .....
1> I-RAM caché de etiquetas
2> I-RAM caché de etiquetas
3> I-RAM caché de etiquetas
0> I-Cache RAM Test
1> I-Caché de validación / prueba Prediga TAGS
2> I-Caché de validación / prueba Prediga TAGS
3> I-Caché de validación / prueba Prediga TAGS
0> I-RAM caché de etiquetas
1> I-Caché Snoop Etiqueta de campo
2> I-Caché Snoop Etiqueta de campo
3> I-Caché Snoop Etiqueta de campo
0> I-Caché de validación / prueba Prediga TAGS
1> I-Caché Poder Predecir matriz de prueba
2> I-Caché Poder Predecir matriz de prueba
3> I-Caché Poder Predecir matriz de prueba
0> I-Caché Snoop Etiqueta de campo
1> Subdivisión de Predicción de inicialización
2> Subdivisión de Predicción de inicialización
3> Subdivisión de Predicción de inicialización
0> I-Caché Poder Predecir matriz de prueba
1> D-Cache RAM
2> D-Cache RAM
3> D-Cache RAM
0> Subdivisión de Predicción de inicialización
1> D-Cache Etiquetas
2> D-Cache Etiquetas
3> D-Cache Etiquetas
0> D-Cache RAM
1> D-Cache Micro Etiquetas
2> D-Cache Micro Etiquetas
3> D-Cache Micro Etiquetas
0> D-Cache Etiquetas
1> D-Cache SnoopTags prueba
2> D-Cache SnoopTags prueba
3> D-Cache SnoopTags prueba
0> D-Cache Micro Etiquetas
1> W-Cache RAM
2> W-Cache RAM
3> W-Cache RAM
0> D-Cache SnoopTags prueba
1> W-Cache Etiquetas
2> W-Cache Etiquetas
3> W-Cache Etiquetas
0> W-Cache RAM
1> W-Cache poco los ensayos de validación
2> W-Cache poco los ensayos de validación
3> W-Cache poco los ensayos de validación
0> W-Cache Etiquetas
1> W-Cache Banco prueba válida poco
2> W-Cache Banco prueba válida poco
3> W-Cache Banco prueba válida poco
0> W-Cache poco los ensayos de validación
1> W-Cache SnoopTAGS prueba
2> W-Cache SnoopTAGS prueba
3> W-Cache SnoopTAGS prueba
0> W-Cache Banco prueba válida poco
1> P-Cache RAM
2> P-Cache RAM
3> P-Cache RAM
0> W-Cache SnoopTAGS prueba
1> P-Cache Etiquetas
2> P-Cache Etiquetas
3> P-Cache Etiquetas
0> P-Cache RAM
1> P-Cache SnoopTags prueba
2> P-Cache SnoopTags prueba
3> P-Cache SnoopTags prueba
0> P-Cache Etiquetas
1> P-caché de datos de prueba de estado
2> P-caché de datos de prueba de estado
3> P-caché de datos de prueba de estado
0> P-Cache SnoopTags prueba
1> 8k DMMU TLB 0 Informática
2> 8k DMMU TLB 0 Informática
3> 8k DMMU TLB 0 Informática
0> P-caché de datos de prueba de estado
1> 8k DMMU TLB 1 Datos
2> 8k DMMU TLB 1 Datos
3> 8k DMMU TLB 1 Datos
0> 8k DMMU TLB 0 Informática
1> 8k DMMU TLB 0 Etiquetas
2> 8k DMMU TLB 0 Etiquetas
3> 8k DMMU TLB 0 Etiquetas
0> 8k DMMU TLB 1 Datos
1> 8k DMMU TLB 1 Etiquetas
2> 8k DMMU TLB 1 Etiquetas
3> 8k DMMU TLB 1 Etiquetas
0> 8k DMMU TLB 0 Etiquetas
1> 8k inmu TLB de datos
2> 8k inmu TLB de datos
3> 8k inmu TLB de datos
0> 8k DMMU TLB 1 Etiquetas
1> 8k inmu TLB Etiquetas
2> 8k inmu TLB Etiquetas
3> 8k inmu TLB Etiquetas
0> 8k inmu TLB de datos
0> 8k inmu TLB Etiquetas
1> FPU Camino de datos y registros
2> FPU Camino de datos y registros
3> FPU Camino de datos y registros
0> FPU Camino de datos y registros
1> Mover registros FPU
2> Mover registros FPU
3> Mover registros FPU
0> Mover registros FPU
1> FSR Leer / Escribir
2> FSR Leer / Escribir
3> FSR Leer / Escribir
0> FSR Leer / Escribir
1> FPU Bloque Registro de prueba
2> FPU Bloque Registro de prueba
3> FPU Bloque Registro de prueba
0> FPU Bloque Registro de prueba
1> FPU Subdivisión de Instrucciones
2> FPU Subdivisión de Instrucciones
3> FPU Subdivisión de Instrucciones
0> FPU Subdivisión de Instrucciones
1> FPU Prueba funcional
2> FPU Prueba funcional
3> FPU Prueba funcional
0> FPU Prueba funcional
1> Memoria Scrub
2> Memoria Scrub
3> Memoria Scrub
0> Memoria Scrub
1> Escalera caches
2> Color caches
3> Escalera caches
0> Escalera caches
1> Caché L2-funcional
2> Caché L2-funcional
3> Caché L2-funcional
0> Pruebas Funcionales CPU .....
1> Caché L2-estrés
2> Caché L2-estrés
3> Caché L2-estrés
0> Caché L2-funcional
1> inmunidades funcionales
2> inmunidades funcionales
3> inmunidades funcionales
0> Caché L2-estrés
1> DMMU funcional
2> DMMU funcional
3> DMMU funcional
0> inmunidades funcionales
1> I-Caché funcional
2> I-Caché funcional
3> I-Caché funcional
0> DMMU funcional
1> I-Caché paridad funcional
2> I-Caché paridad funcional
3> I-Caché paridad funcional
0> I-Caché funcional
0> I-Caché paridad funcional
1> I-Caché de paridad de etiquetas
2> I-Caché de paridad de etiquetas
3> I-Caché de paridad de etiquetas
0> I-Caché de paridad de etiquetas
1> I-Caché Snoop Paridad de etiquetas
2> I-Caché Snoop Paridad de etiquetas
3> I-Caché Snoop Paridad de etiquetas
0> I-Caché Snoop Paridad de etiquetas
1> D-Cache funcional
2> D-Cache funcional
3> D-Cache funcional
1> D-Cache paridad funcional
0> D-Cache funcional
2> D-Cache paridad funcional
3> D-Cache paridad funcional
1> D-Caché de paridad de etiquetas de prueba
0> D-Cache paridad funcional
2> D-Caché de paridad de etiquetas de prueba
3> D-Caché de paridad de etiquetas de prueba
1> W-Cache funcional
0> D-Caché de paridad de etiquetas de prueba
2> W-Cache funcional
3> W-Cache funcional
1> Gráficos funcional
0> W-Cache funcional
1> CPU superescalar Despacho
2> Gráficos funcional
3> Gráficos funcional
2> CPU superescalar Despacho
3> CPU superescalar Despacho
0> Gráficos funcional
1> SPARC Atómica Instrucción de prueba
2> SPARC Atómica Instrucción de prueba
3> SPARC Atómica Instrucción de prueba
0> CPU superescalar Despacho
1> No SPARC Instrucción prueba atómica
2> No SPARC Instrucción prueba atómica
3> No SPARC Instrucción prueba atómica
0> SPARC Atómica Instrucción de prueba
1> SOFTINT Registro de interrupciones y los ensayos
2> SOFTINT Registro de interrupciones y los ensayos
3> SOFTINT Registro de interrupciones y los ensayos
0> No SPARC Instrucción prueba atómica
1> Subdivisión de prueba de memoria
2> Subdivisión de prueba de memoria
3> Subdivisión de prueba de memoria
0> SOFTINT Registro de interrupciones y los ensayos
1> ECC prueba rápida
2> ECC prueba rápida
3> ECC prueba rápida
0> Subdivisión de prueba de memoria
1> Sistema de prueba de ECC
2> Sistema de prueba de ECC
3> Sistema de prueba de ECC
0> ECC prueba rápida
0> Sistema de prueba de ECC
0> XBus SRAM
0> IO-Puente SouthBridge remap Devs
0> IO-Puente de pruebas .....
0> JBUS comprobación rápida
0> a IO-bridge_0
0> a IO-bridge_1
0> IO-Puente unidad 0 SRAM prueba
0> IO-Puente unidad 0 reg prueba
0> IO-Puente 0 miembros unidad de prueba
0> IO-Puente PCI ID de la unidad de prueba 0
0> IO-Puente unidad 0 interrumpir la prueba
0> IO-Puente de la unidad 1 SRAM prueba
0> IO-Puente de la unidad 1 reg prueba
0> IO-Puente de la unidad 1 de los miembros de prueba
0> IO-Puente de la unidad 1 PCI ID de la prueba
0> IO-Puente de la unidad 1 de interrumpir la prueba
0> IO-Puente de la unidad de inicio de prueba 0
1> IO-Puente unidad 0 SRAM prueba
1> IO-Puente unidad 0 reg prueba
1> IO-Puente 0 miembros unidad de prueba
1> IO-Puente PCI ID de la unidad de prueba 0
1> IO-Puente unidad 0 interrumpir la prueba
1> IO-Puente de la unidad 1 de inicio de prueba
1> IO-Puente de la unidad 1 SRAM prueba
1> IO-Puente de la unidad 1 reg prueba
1> IO-Puente de la unidad 1 de los miembros de prueba
1> IO-Puente de la unidad 1 PCI ID de la prueba
1> IO-Puente de la unidad 1 de interrumpir la prueba
1> IO-Puente de la unidad de inicio de prueba 0
2> IO-Puente unidad 0 SRAM prueba
2> IO-Puente unidad 0 reg prueba
2> IO-Puente 0 miembros unidad de prueba
2> IO-Puente PCI ID de la unidad de prueba 0
2> IO-Puente unidad 0 interrumpir la prueba
2> IO-Puente de la unidad 1 de inicio de prueba
2> IO-Puente de la unidad 1 SRAM prueba
2> IO-Puente de la unidad 1 reg prueba
2> IO-Puente de la unidad 1 de los miembros de prueba
2> IO-Puente de la unidad 1 PCI ID de la prueba
2> IO-Puente de la unidad 1 de interrumpir la prueba
2> IO-Puente de la unidad de inicio de prueba 0
3> IO-Puente unidad 0 SRAM prueba
3> IO-Puente unidad 0 reg prueba
3> IO-Puente 0 miembros unidad de prueba
3> IO-Puente PCI ID de la unidad de prueba 0
3> IO-Puente unidad 0 interrumpir la prueba
3> IO-Puente de la unidad 1 de inicio de prueba
3> IO-Puente de la unidad 1 SRAM prueba
3> IO-Puente de la unidad 1 reg prueba
3> IO-Puente de la unidad 1 de los miembros de prueba
3> IO-Puente de la unidad 1 PCI ID de la prueba
3> IO-Puente de la unidad 1 de interrumpir la prueba
3> Imprimir Esta configuración
1> Caches: Icache está activado, Dcache está activado, Wcache está activado, Pcache está encendido.
1> Memoria interleave se pone a 0
1> Banco 0 1024MB: 00000010,00000000 -> 00000010,40000000.
1> Banco 1 1024MB: 00000011,00000000 -> 00000011,40000000.
1> Banco 2 1024MB: 00000012,00000000 -> 00000012,40000000.
1> Banco 3 1024MB: 00000013,00000000 -> 00000013,40000000.
2> Imprimir Esta configuración
2> caches: Icache está activado, Dcache está activado, Wcache está activado, Pcache está encendido.
2> Memoria interleave se pone a 0
2> Banco 0 1024MB: 00000020,00000000 -> 00000020,40000000.
2> Banco 1 1024MB: 00000021,00000000 -> 00000021,40000000.
2> Banco 2 1024MB: 00000022,00000000 -> 00000022,40000000.
2> Banco 3 1024MB: 00000023,00000000 -> 00000023,40000000.
3> Imprimir Esta configuración
3> caches: Icache está activado, Dcache está activado, Wcache está activado, Pcache está encendido.
3> Memoria interleave se pone a 0
3> Banco 0 1024MB: 00000030,00000000 -> 00000030,40000000.
3> Banco 1 1024MB: 00000031,00000000 -> 00000031,40000000.
3> Banco 2 1024MB: 00000032,00000000 -> 00000032,40000000.
3> Banco 3 1024MB: 00000033,00000000 -> 00000033,40000000.
0> Imprimir Esta configuración
0> Caches: Icache está activado, Dcache está activado, Wcache está activado, Pcache está encendido.
0> Memoria interleave se pone a 0
0> Banco 0 1024MB: 00000000,00000000 -> 00000000,40000000.
0> Banco 1 1024MB: 00000001,00000000 -> 00000001,40000000.
0> Banco 2 1024MB: 00000002,00000000 -> 00000002,40000000.
0> Banco 3 1024MB: 00000003,00000000 -> 00000003,40000000.
1> Bloque de memoria
2> Bloque de memoria
3> Bloque de memoria
0> Bloque de memoria
1> Prueba octetos 1073741824 en el banco 0 ....
2> Prueba octetos 1073741824 en el banco 0 ....
3> Prueba octetos 1073741824 en el banco 0 ....
0> Prueba octetos 1067450368 en el banco 0 ....
0> 0% Hecho ...
0> 2% Hecho ...
0> 3% Hecho ...
0> 4% Hecho ...
0> 6% Hecho ...
0> 7% Hecho ...
0> 9% Hecho ...
0> 10% Hecho ...
0> 11% Hecho ...
0> 13% Hecho ...
0> 14% Hecho ...
0> 16% Hecho ...
0> 17% Hecho ...
0> 18% Hecho ...
0> 20% Hecho ...
0> 21% Hecho ...
0> 22% Hecho ...
0> 24% Hecho ...
0> 25% Hecho ...
0> 27% Hecho ...
0> 28% Hecho ...
0> 29% Hecho ...
0> 31% Hecho ...
0> 32% Hecho ...
0> 34% Hecho ...
0> 35% Hecho ...
0> 36% Hecho ...
0> 38% Hecho ...
0> 39% Hecho ...
0> 41% Hecho ...
0> 42% Hecho ...
0> 43% Hecho ...
0> 45% Hecho ...
0> 46% Hecho ...
0> 48% Hecho ...
0> 49% Hecho ...
0> 50% Hecho ...
0> 52% Hecho ...
0> 53% Hecho ...
0> 55% Hecho ...
0> 56% Hecho ...
0> 57% Hecho ...
0> 59% Hecho ...
0> 60% Hecho ...
0> 62% Hecho ...
0> 63% Hecho ...
0> 64% Hecho ...
0> 66% Hecho ...
0> 67% Hecho ...
0> 69% Hecho ...
0> 70% Hecho ...
0> 71% Hecho ...
0> 73% Hecho ...
0> 74% Hecho ...
0> 76% Hecho ...
0> 77% Hecho ...
0> 78% Hecho ...
0> 80% Hecho ...
0> 81% Hecho ...
0> 83% Hecho ...
0> 84% Hecho ...
0> 85% Hecho ...
0> 87% Hecho ...
0> 88% Hecho ...
0> 90% Hecho ...
0> 91% Hecho ...
1> Prueba 1073741824 octetos banco en 1 ....
2> Prueba 1073741824 octetos banco en 1 ....
3> Prueba 1073741824 octetos banco en 1 ....
0> 92% Hecho ...
0> 94% Hecho ...
0> 95% Hecho ...
0> 97% Hecho ...
0> 98% Hecho ...
0> 99% Hecho ...
0> Prueba 1073741824 octetos banco en 1 ....
0> 0% Hecho ...
0> 2% Hecho ...
0> 3% Hecho ...
0> 4% Hecho ...
0> 6% Hecho ...
0> 7% Hecho ...
0> 9% Hecho ...
0> 10% Hecho ...
0> 11% Hecho ...
0> 13% Hecho ...
0> 14% Hecho ...
0> 15% Hecho ...
0> 17% Hecho ...
0> 18% Hecho ...
0> 20% Hecho ...
0> 21% Hecho ...
0> 22% Hecho ...
0> 24% Hecho ...
0> 25% Hecho ...
0> 27% Hecho ...
0> 28% Hecho ...
0> 29% Hecho ...
0> 31% Hecho ...
0> 32% Hecho ...
0> 34% Hecho ...
0> 35% Hecho ...
0> 36% Hecho ...
0> 38% Hecho ...
0> 39% Hecho ...
0> 40% Hecho ...
0> 42% Hecho ...
0> 43% Hecho ...
0> 45% Hecho ...
0> 46% Hecho ...
0> 47% Hecho ...
0> 49% Hecho ...
0> 50% Hecho ...
0> 52% Hecho ...
0> 53% Hecho ...
0> 54% Hecho ...
0> 56% Hecho ...
0> 57% Hecho ...
0> 59% Hecho ...
0> 60% Hecho ...
0> 61% Hecho ...
0> 63% Hecho ...
0> 64% Hecho ...
0> 65% Hecho ...
0> 67% Hecho ...
0> 68% Hecho ...
0> 70% Hecho ...
0> 71% Hecho ...
0> 72% Hecho ...
0> 74% Hecho ...
0> 75% Hecho ...
0> 77% Hecho ...
0> 78% Hecho ...
0> 79% Hecho ...
0> 81% Hecho ...
1> Prueba 1073741824 octetos banco en 2 ....
2> Prueba 1073741824 octetos banco en 2 ....
3> Prueba 1073741824 octetos banco en 2 ....
0> 82% Hecho ...
0> 84% Hecho ...
0> 85% Hecho ...
0> 86% Hecho ...
0> 88% Hecho ...
0> 89% Hecho ...
0> 90% Hecho ...
0> 92% Hecho ...
0> 93% Hecho ...
0> 95% Hecho ...
0> 96% Hecho ...
0> 97% Hecho ...
0> 99% Hecho ...
0> Prueba 1073741824 octetos banco en 2 ....
0> 0% Hecho ...
0> 2% Hecho ...
0> 3% Hecho ...
0> 4% Hecho ...
0> 6% Hecho ...
0> 7% Hecho ...
0> 9% Hecho ...
0> 10% Hecho ...
0> 11% Hecho ...
0> 13% Hecho ...
0> 14% Hecho ...
0> 15% Hecho ...
0> 17% Hecho ...
0> 18% Hecho ...
0> 20% Hecho ...
0> 21% Hecho ...
0> 22% Hecho ...
0> 24% Hecho ...
0> 25% Hecho ...
0> 27% Hecho ...
0> 28% Hecho ...
0> 29% Hecho ...
0> 31% Hecho ...
0> 32% Hecho ...
0> 34% Hecho ...
0> 35% Hecho ...
0> 36% Hecho ...
0> 38% Hecho ...
0> 39% Hecho ...
0> 40% Hecho ...
0> 42% Hecho ...
0> 43% Hecho ...
0> 45% Hecho ...
0> 46% Hecho ...
0> 47% Hecho ...
0> 49% Hecho ...
0> 50% Hecho ...
0> 52% Hecho ...
0> 53% Hecho ...
0> 54% Hecho ...
0> 56% Hecho ...
0> 57% Hecho ...
0> 59% Hecho ...
0> 60% Hecho ...
0> 61% Hecho ...
0> 63% Hecho ...
0> 64% Hecho ...
0> 65% Hecho ...
0> 67% Hecho ...
0> 68% Hecho ...
0> 70% Hecho ...
0> 71% Hecho ...
0> 72% Hecho ...
1> Prueba 1073741824 octetos banco en 3 ....
2> Prueba 1073741824 octetos banco en 3 ....
3> Prueba 1073741824 octetos banco en 3 ....
0> 74% Hecho ...
0> 75% Hecho ...
0> 77% Hecho ...
0> 78% Hecho ...
0> 79% Hecho ...
0> 81% Hecho ...
0> 82% Hecho ...
0> 84% Hecho ...
0> 85% Hecho ...
0> 86% Hecho ...
0> 88% Hecho ...
0> 89% Hecho ...
0> 90% Hecho ...
0> 92% Hecho ...
0> 93% Hecho ...
0> 95% Hecho ...
0> 96% Hecho ...
0> 97% Hecho ...
0> 99% Hecho ...
0> Prueba 1073741824 octetos banco en 3 ....
0> 0% Hecho ...
0> 2% Hecho ...
0> 3% Hecho ...
0> 4% Hecho ...
0> 6% Hecho ...
0> 7% Hecho ...
0> 9% Hecho ...
0> 10% Hecho ...
0> 11% Hecho ...
0> 13% Hecho ...
0> 14% Hecho ...
0> 15% Hecho ...
0> 17% Hecho ...
0> 18% Hecho ...
0> 20% Hecho ...
0> 21% Hecho ...
0> 22% Hecho ...
0> 24% Hecho ...
0> 25% Hecho ...
0> 27% Hecho ...
0> 28% Hecho ...
0> 29% Hecho ...
0> 31% Hecho ...
0> 32% Hecho ...
0> 34% Hecho ...
0> 35% Hecho ...
0> 36% Hecho ...
0> 38% Hecho ...
0> 39% Hecho ...
0> 40% Hecho ...
0> 42% Hecho ...
0> 43% Hecho ...
0> 45% Hecho ...
0> 46% Hecho ...
0> 47% Hecho ...
0> 49% Hecho ...
0> 50% Hecho ...
0> 52% Hecho ...
0> 53% Hecho ...
0> 54% Hecho ...
0> 56% Hecho ...
0> 57% Hecho ...
0> 59% Hecho ...
0> 60% Hecho ...
0> 61% Hecho ...
0> 63% Hecho ...
0> 64% Hecho ...
0> 65% Hecho ...
0> 67% Hecho ...
0> 68% Hecho ...
0> 70% Hecho ...
0> 71% Hecho ...
0> 72% Hecho ...
0> 74% Hecho ...
0> 75% Hecho ...
0> 77% Hecho ...
0> 78% Hecho ...
0> 79% Hecho ...
0> 81% Hecho ...
0> 82% Hecho ...
0> 84% Hecho ...
0> 85% Hecho ...
0> 86% Hecho ...
0> 88% Hecho ...
0> 89% Hecho ...
0> 90% Hecho ...
0> 92% Hecho ...
0> 93% Hecho ...
0> 95% Hecho ...
0> 96% Hecho ...
0> 97% Hecho ...
0> 99% Hecho ...
0> INFO:
0> PUESTOS Aprobado todos los dispositivos.
0>
0> CARGO: Volver a la OBP.

SC Alert: Host Restaurar Sistema

@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Borrado de TLBs
PUESTOS Resultados: Cpu 0000.0000.0000.0003
O0% \u003d 0000.0000.0000.0000% o1 \u003d o2 \u003d ffff.ffff.f00a.3f61% ffff.ffff.ffff.ffff
PUESTOS Resultados: Cpu 0000.0000.0000.0002
O0% \u003d 0000.0000.0000.0000% o1 \u003d o2 \u003d ffff.ffff.f00a.3f61% ffff.ffff.ffff.ffff
PUESTOS Resultados: Cpu 0000.0000.0000.0001
O0% \u003d 0000.0000.0000.0000% o1 \u003d o2 \u003d ffff.ffff.f00a.3f61% ffff.ffff.ffff.ffff
PUESTOS Resultados: Cpu 0000.0000.0000.0000
O0% \u003d 0000.0000.0000.0000% o1 \u003d o2 \u003d ffff.ffff.f00a.3f61% ffff.ffff.ffff.ffff
Membase: 0000.0000.0000.0000
MemSize: 0000.0000.0004.0000
Init CPU matrices Hecho
E $ init etiquetas Hecho
Configuración TLB (pequeña huella modo) Hecho
MMUs SOBRE
Tomatillo etiquetas de lavado ... 0 1
Encuentra dropin, Copia de Hecho, Tamaño 0000.0000.0000.65f0
PC \u003d 0000.07ff.f000.5400
PC \u003d 0000.0000.0000.54f8
Encuentra dropin, Copia de Hecho, Tamaño 0000.0000.0001.0e70
ttya inicializadas
0 Velocidad de CPU: 1281 Mhz, relación 7:1, ECCR: f00c00
1 Velocidad de CPU: 1281 Mhz, relación 7:1, ECCR: f00c00
2 Velocidad de CPU: 1281 Mhz, relación 7:1, ECCR: f00c00
3 Velocidad de CPU: 1281 Mhz, relación 7:1, ECCR: f00c00

Memoria de configuración de la CPU 0: Válido
Memoria de configuración de la CPU 1: Válido
Memoria de configuración de la CPU 2: Válido
3 Memoria de configuración de la CPU: Válido
CPU 0 Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
CPU 1 Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
CPU 2 Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
3 CPU Banco 0 1024 MB 1024 MB Banco 1 Banco 2 Banco 3 MB 1024 MB 1024
Master CPU 3 Membase: 3300000000 Memsize: 40000000


@ (#) OBP 4.13.0 2004/01/19 18:28 Sun Fire V440, Netra 440
Borrado de TLBs
Configuración de carga
Membase: 0000.0033.0000.0000
MemSize: 0000.0000.4000.0000
Init CPU matrices Hecho
E $ init etiquetas Hecho
Configuración TLB Hecho
MMUs SOBRE
Tomatillo etiquetas de lavado ... 0 1
Bloque de lavado Hecho
Encuentra dropin, Copia de Hecho, Tamaño 0000.0000.0000.65f0
PC \u003d 0000.07ff.f000.5400
PC \u003d 0000.0000.0000.54f8
Encuentra dropin, (con copia), la descompresión de Hecho, Tamaño 0000.0000.0006.60c0
ttya inicializadas
Restaurar sistema: CPU Reset (SPOR)
JBUS-PCI bridge
JBUS-PCI bridge
Sondaje jbus en 0,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 1,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 2,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 3,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 1c, 0 ppm pci
Sondaje jbus en 1d, 0 pci
Sondaje jbus en 1e, 0 ppm pci
Sondaje jbus en 1 septies, 0 pci i2c nvram idprom
Paquetes de soporte de carga: kbd-traductor OBP-tftp SUNW, i2c-ram-dispositivo
SUNW, FRU-dispositivo
Carga a bordo de los conductores:
Sondaje / pci @ 1e, 600000 Dispositivo 7 es un flashprom rtc i2c i2c-puente
i2c-puente temperatura GPIO GPIO GPIO GPIO hardware monitor
temperatura de la temperatura la temperatura del sensor de temperatura
madre-FRU-baile-de suministro de energía-FRU-FRU-rmc baile-baile
scsi-FRU-baile-de suministro de energía-FRU-baile-DIMM DIMM-spd spd spd-DIMM
DIMM spd-cpu-FRU-baile-DIMM DIMM-spd spd spd-DIMM DIMM-spd
cpu-FRU-baile-DIMM DIMM-spd spd spd DIMM DIMM-spd-cpu-FRU-prom
DIMM DIMM-spd spd-DIMM DIMM-spd spd-cpu-FRU-baile-generador de reloj
potencia de serie de serie de serie rmc-comm
Inicialización de los umbrales de temperatura de cierre para CPUs
CPU 0 Banco 0 base 0 tamaño de 1024 MB
CPU 0 Banco 1 base 100000000 tamaño de 1024 MB
CPU 0 Banco 2 base 200000000 tamaño de 1024 MB
3 CPU 0 Banco base 300000000 tamaño de 1024 MB
CPU 1 Banco 0 base 1000000000 tamaño de 1024 MB
CPU 1 Banco 1 base 1100000000 tamaño de 1024 MB
1 Banco 2 CPU base 1200000000 tamaño de 1024 MB
1 Banco 3 CPU base 1300000000 tamaño de 1024 MB
CPU 2 Banco 0 base 2000000000 tamaño de 1024 MB
2 Banco de CPU 1 base 2100000000 tamaño de 1024 MB
2 Banco 2 CPU base 2200000000 tamaño de 1024 MB
2 Banco 3 CPU base 2300000000 tamaño de 1024 MB
3 CPU 0 Banco base 3000000000 tamaño de 1024 MB
CPU 3 Banco 1 base 3100000000 tamaño de 1024 MB
3 CPU Banco 2 base 3200000000 tamaño de 1024 MB
3 Banco 3 CPU base 3300000000 tamaño de 1024 MB
Sondaje / pci @ 1e, 600000 Dispositivo 2 Nada existe
Sondaje / pci @ 1e, 600000 Dispositivo 3 Nada existe
Sondaje / pci @ 1e, 600000 Dispositivo 4 Nada existe
Sondaje / pci @ 1e, 600000 Dispositivo 6 pmu GPIO
Sondaje / pci @ 1e, 600000 Dispositivo USB
Sondaje / pci @ 1e, 600000 b dispositivo usb
Sondaje / pci @ 1e, 600000 Dispositivo d disco ide cdrom
Sondaje / pci @ 1 septies, 1 red de dispositivos 700000
Sondaje / pci @ 1 septies, 700.000 dispositivos scsi disco 2 cinta cinta disco scsi
Sondaje / pci @ 1c, 600000 Dispositivo 1 Nada existe
Sondaje / pci @ 1c, 600000 Dispositivo de red 2
Sondaje / pci @ 1d, 700000 Dispositivo 1 Nada existe
Sondaje / pci @ 1d, 700000 Dispositivo 2 Nada existe
No se encuentra la pantalla.
No se encuentra el teclado.
Teclado no está presente. Ttya utilizando para entrada y salida.
Restaurar sistema: CPU Reset (SPOR)
JBUS-PCI bridge
JBUS-PCI bridge
Sondaje jbus en 0,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 1,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 2,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 3,0 SUNW, UltraSPARC-IIIi (1281 MHz @ 7:1, 1 MB)
controlador de memoria
Sondaje jbus en 1c, 0 ppm pci
Sondaje jbus en 1d, 0 pci
Sondaje jbus en 1e, 0 ppm pci
Sondaje jbus en 1 septies, 0 pci i2c nvram idprom
Paquetes de soporte de carga: kbd-traductor OBP-tftp SUNW, i2c-ram-dispositivo
SUNW, FRU-dispositivo
Carga a bordo de los conductores:
Sondaje / pci @ 1e, 600000 Dispositivo 7 es un flashprom rtc i2c i2c-puente
i2c-puente temperatura GPIO GPIO GPIO GPIO hardware monitor
temperatura de la temperatura la temperatura del sensor de temperatura
madre-FRU-baile-de suministro de energía-FRU-FRU-rmc baile-baile
scsi-FRU-baile-de suministro de energía-FRU-baile-DIMM DIMM-spd spd spd-DIMM
DIMM spd-cpu-FRU-baile-DIMM DIMM-spd spd spd-DIMM DIMM-spd
cpu-FRU-baile-DIMM DIMM-spd spd spd DIMM DIMM-spd-cpu-FRU-prom
DIMM DIMM-spd spd-DIMM DIMM-spd spd-cpu-FRU-baile-generador de reloj
potencia de serie de serie de serie rmc-comm
Inicialización de los umbrales de temperatura de cierre para CPUs
CPU 0 Banco 0 base 0 tamaño de 1024 MB
CPU 0 Banco 1 base 100000000 tamaño de 1024 MB
CPU 0 Banco 2 base 200000000 tamaño de 1024 MB
3 CPU 0 Banco base 300000000 tamaño de 1024 MB
CPU 1 Banco 0 base 1000000000 tamaño de 1024 MB
CPU 1 Banco 1 base 1100000000 tamaño de 1024 MB
1 Banco 2 CPU base 1200000000 tamaño de 1024 MB
1 Banco 3 CPU base 1300000000 tamaño de 1024 MB
CPU 2 Banco 0 base 2000000000 tamaño de 1024 MB
2 Banco de CPU 1 base 2100000000 tamaño de 1024 MB
2 Banco 2 CPU base 2200000000 tamaño de 1024 MB
2 Banco 3 CPU base 2300000000 tamaño de 1024 MB
3 CPU 0 Banco base 3000000000 tamaño de 1024 MB
CPU 3 Banco 1 base 3100000000 tamaño de 1024 MB
3 CPU Banco 2 base 3200000000 tamaño de 1024 MB
3 Banco 3 CPU base 3300000000 tamaño de 1024 MB
Sondaje / pci @ 1e, 600000 Dispositivo 2 Nada existe
Sondaje / pci @ 1e, 600000 Dispositivo 3 Nada existe
Sondaje / pci @ 1e, 600000 Dispositivo 4 Nada existe
Sondaje / pci @ 1e, 600000 Dispositivo 6 pmu GPIO
Sondaje / pci @ 1e, 600000 Dispositivo USB
Sondaje / pci @ 1e, 600000 b dispositivo usb
Sondaje / pci @ 1e, 600000 Dispositivo d disco ide cdrom
Sondaje / pci @ 1 septies, 1 red de dispositivos 700000
Sondaje / pci @ 1 septies, 700.000 dispositivos scsi disco 2 cinta cinta disco scsi
Sondaje / pci @ 1c, 600000 Dispositivo 1 Nada existe
Sondaje / pci @ 1c, 600000 Dispositivo de red 2
Sondaje / pci @ 1d, 700000 Dispositivo 1 Nada existe
Sondaje / pci @ 1d, 700000 Dispositivo 2 Nada existe

Sun Fire V440, No Teclado
Copyright 1998-2004 Sun Microsystems, Inc. Todos los derechos reservados.
OpenBoot 4.13.0, 16384 MB de memoria instalada, Serial # 61229739.
Dirección ethernet 0:3: ba: a6: 4a: ab, Host ID: 83a64aab.




Correr diagnóstico obdiag script / normal

Pruebas / pci @ 1 septies, 700000/network @ 1
Pruebas / pci @ 1e, 600000/ide @ d
Pruebas / pci @ 1e, 600000/isa @ 7/flashprom @ 2,0
Pruebas / pci @ 1e, 600000/isa @ 7/serial @ 0,2 e8
Pruebas / pci @ 1e, 600000/isa @ 7/serial @ 0,3 f8
Pruebas / pci @ 1e, 600000/isa @ 7/rtc @ 0,70
Pruebas / pci @ 1e, 600000/isa @ 7/i2c @ 0320: \u003d (gpio@0.42 pruebas, gpio@0.44, gpio@0.46, gpio@0.48)
Pruebas / pci @ 1e, 600000/isa @ 7/i2c @ 0320: ensayos \u003d () hardware-monitor@0.5c
Pruebas / pci @ 1e, 600000/isa @ 7/i2c @ 0320: ensayos \u003d () temperature-sensor@0.9c
Pruebas / pci @ 1c, 600000/network @ 2
Pruebas / pci @ 1 septies, 700000/scsi @ 2,1
Pruebas / pci @ 1 septies, 700000/scsi @ 2


Inicialización de 1 MB de memoria en addr 333ff14000 --

Inicialización de 1 MB de memoria en addr 333fee0000 --

Inicialización de 13MB de memoria en addr 333f000000 - --

Inicializando 1008MB de memoria addr 3300000000 --

Inicializando 1024MB de memoria addr 3200000000 / --

Inicializando 1024MB de memoria addr 3100000000 / --

Inicializando 1024MB de memoria addr 3000000000 / --

Inicializando 1024MB de memoria addr 2300000000 / --

Inicializando 1024MB de memoria addr 2200000000 / --

Inicializando 1024MB de memoria addr 2100000000 / --

Inicializando 1024MB de memoria addr 2000000000 / --

Inicializando 1024MB de memoria addr 1300000000 / --

Inicializando 1024MB de memoria addr 1200000000 / --

Inicializando 1024MB de memoria addr 1100000000 / --

Inicializando 1024MB de memoria addr 1000000000 / --

Inicializando 1024MB de memoria addr 300000000 / --

Inicializando 1024MB de memoria addr 200000000 / --

Inicializando 1024MB de memoria addr 100000000 / --

Inicializando 1024MB de memoria addr 0 / --


(3) Aceptar
(3) Aceptar
(3) bien-después de mostrar resultados
Encendido Selftest Aprobado







No soy capaz de identificar cualquier problema de hardware hasta ahora. Por lo tanto, cualquiera puede guiarme donde puede ser el problema.

También me gustaría compartir mi punto de vista es que creo que es un problema con la CPU no. 3. Llegué a la conclusión sobre la base de que si buscamos "CPU 0000.0000.0000.0003" palabra clave en el texto que he escrito hasta ahora, encontraremos que en dos ocasiones, al obtener un error antes de reiniciar el sistema y el segundo conseguir que encontrará en la prueba de salida diagonstic acerca de que me pegue aquí. Por favor, hágamelo saber si estoy equivocado o la derecha.

Recuerdos

tratar de establecer por defecto a la OBP PROM?

En primer lugar, gracias por responder. Ahora que he hecho. Si a usted no le importa, ¿podría decirnos cuál podría ser el motivo para ello. Como estoy seguro de que algo es un problema de hardware como en algún servidor de obtener restablecer también durante el arranque desde CD-ROM también.

Antes de configurar, por defecto, ¿se copia el printenv salida?
Cualquier LED ámbar en el sistema, o la culpa se muestra en la salida prtdiag-v?
grep-i advertir / var / adm / messages
cualquier objeto de dumping archivos en / var / crash / `hostname`?

Cuando ejecuto en un problema de hardware que no he experimentado antes, en general, ejecutar VTS Domingo y, a continuación, Explorer y, a continuación, comprobar SunSolve y google. Si el anfitrión está todavía en un contrato de servicios, que yo llamo Domingo.

Instalar VTS - véase lo que dice. Esté preparado para dejar correr (el impacto del rendimiento del sistema - así que no sirven nada durante la prueba) durante unas horas. No se sorprenda si no encuentra un problema - esto puede durar un par de días antes de que éxitos en cualquier cosa.

Si usted tiene la capacidad para controlar el poder que viene en el de acogida - algo que muestra (+/-) espigas en el poder - que es una causa probable de este tipo de error.

Luego, en otra de acogida:

- Iniciar una sesión de terminal.
- Tipo: script / alguna / date.problem_hostname.capture
- Telnet en la consola sobre el problema de acogida

Idealmente, usted escribir un pequeño script de shell para ejecutar prtdiag-v dmesg y cada 3 minutos. Si usted tiene utilidades que te gusta, incluirlos en el script. La próxima vez que el servidor falla, deje que se completa su ciclo de poder y, a continuación, ver si las nuevas e interesantes surgen errores. Prtdiag comparar sus resultados en el transcurso de las horas antes del accidente. Ver si hay cambios drásticos de temperatura, etc

Buena suerte!

Ante todo gracias por responder. Increíble .. Todo lo que hice lo que me dijo, pero no encontró ningún sospechoso. Avronius .. Estoy planeando instalar SUNVTS en mi sistema. Espero que se encuentra el verdadero problema en mi equipo.

gracias

¿Su prtdiag-v muestra los estados de cualquier fuente de alimentación? Si la respuesta es sí, entonces mi siguiente aconsejar no seguir.
Si la respuesta es NO, entonces sospecho que podría ser un fracaso PSU intermitente, no necesariamente se va a aparecer en el archivo de mensajes, pero he "visto" como un "asesino silencioso" por lo general no en todas las pistas .. De la experiencia creo que bien podría ser después de la sustitución PSU, pero si pienso que puedo estar equivocado, entonces Im que lo siento.